在经历了基础部分的恶补后，这一篇可以算是进入一个新阶段的学习的起点，前段的从流水灯开始一直到SDRAM的串口传图，传图硬 件电路搭建完成以后，可以做一些简单的图像变换处理展示。同时，从这一段开始，也会同步开始zynq的学习。 经参考过一系列的资料（包括小梅哥，正点原子，fpga开源工作
一、DDR3 ddrio_mod u_ddrio_mod ( // Memory interface ports .ddr3_addr (ddr3_addr ), // output [13:0] ddr3_addr .ddr3_ba (ddr3_ba ), // output [2:0] ddr3_ba .ddr3_cas_n
核心思想是进行因式分解，因式分解之后移位运算，最后再作加法运算，如下所示： 1 module cheng_fa( 2 input clk , 3 input rst_n , 4 5 input
SOPC 在 SoC FPGA 技术推出之前，各大 FPGA 厂家已经推广了十多年的 SOPC技术。从架构角度来说，SOPC 和 SoC FPGA 是统一的，都是使用 FPGA 和 CPU共同完成系统的设计。但是与 SoC FPGA 不相同的是， SOPC 是在单纯的 FPGA芯片上使用 FPGA 的可编程逻辑资源和嵌入式存储器资源搭建一
本文完成了以 FPGA 为主控、无 CPU 的固态硬盘存储控制器设计，可实现FPGA 对 PCIe SSD 的直接数据读写控制。该存储控制器由 PCIe Root Complex、PCIe 控制逻辑和 NVMe 控制模块组成，其中 PCIe Root Complex 模块为 Xilinx公司的 IP 核，本文在其基础上完成了用于配置 PCIe 配置空间
基于ds18b20单总线温度器设计 一、系统框图 状态转换图二、代码三、验证 一、系统框图 状态转换图 二、代码 太久之前写的不想改了直接白嫖的代码 下面展示一些 内联代码片。 ds18b20_driver module ds18b20_driver( input clk , input
一、掌握HDL语言 1.没有数电基础，建议先学习数电 2.HDL是硬件描述语言，不要用软件思维去思考 3.图书：verilog HDL高级数字设计、Verilog数字系统设计教程、Verilog编程艺术 4.网站：HDLBits 4.1: http://asic-world.com/verilog/index.html 4.2: https://hdlbits.01xz.net/wi
为实现对光纤 Ｂｒａｇｇ 光栅 （ ＦＢＧ ） 传感器检测到的动态应变量进行实时性 、 高速性的采集和传输 ， 设计了一种基于 ＤＳＰ 和 ＦＰＧＡ 架构的高速数据采集系统 。 该系统利用现场可编程逻辑门阵列 （ ＦＰＧＡ ） 作为辅助处理器 ， 完成高速数据采集 、 存 储 配置程序、 给开发板供电的功 能 ， 利用数字信号处理器
简介：北京革新创展科技有限公司B-ICE IEELS系列创新教学实验平台目前主推Intel Cyclone IV/V系列，标准配置如下：主机B-ICE-EDA/SOPC，核心板可选GX-SOPC-EP4CE115-M484或GX-SOPC-5CEFA7/A5-5CEBA7/A5-M484，配置USB-Blaster仿真/下载/调试器以及配套软件demo例程资源。 一.IEELS创新
1.1 FPGA面试题-Verilog利用减法实现除法 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）FPGA面试题-Verilog利用减法实现除法； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办
1.1 FPGA面试题-Verilog移位相加实现乘法（二） 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）FPGA面试题-Verilog移位相加实现乘法（二）； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没
1.1 FPGA面试题-Verilog移位相加实现乘法（一） 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）FPGA面试题-Verilog移位相加实现乘法（一）； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没
1.1 FPGA面试题-介绍DMA传输机制 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）FPGA面试题-介绍DMA传输机制； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。
1.1 FPGA面试题-Verilog编写双端RAM功能 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）FPGA面试题-Verilog编写双端RAM功能； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法
1.1 FPGA面试题-Verilog实现2的幂次方除法运算 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）FPGA面试题-Verilog实现2的幂次方除法运算； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流
1.1 FPGA面试题-Verilog编写单端RAM功能 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）FPGA面试题-Verilog编写单端RAM功能； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法
1.1 FPGA面试题-Verilog流水线设计 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）FPGA面试题-Verilog流水线设计； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大
1.1 FPGA面试题-Verilog小数分频设计（精度0.5） 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）FPGA面试题-Verilog小数分频设计（精度0.5）； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就
1.1 FPGA面试题-Verilog实现2的幂次方乘法运算 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）FPGA面试题-Verilog实现2的幂次方乘法运算； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流
基于FPGA的串口指令帧接收与解析的verilog代码 网上的verilog串口指令帧接收与解析源码很多，但大多数都说不到点子上，对初学者来说很不友好，今天分享一个自己调通的小工程。 串口指令帧格式如下： 串口接收模块直接用的正点原子的源码，个人感觉正点原子的代码虽然写得冗杂，但严谨性
前面文章讲解了《zynq高速存储方案》，那种方案是针对单个pcie host设计的方案，当项目需求记录速度很高，并且没有国产化要求时，可以考虑使用Zynq UltraScale+ 系列的ZU11EG芯片，该芯片成本低，且支持4个PCIe硬核，可以将该4个pcie都配置成host模式，在每个host下挂载pcie 3.
13_基于FPGA的液晶1602显示 实验原理 1602常用与显示数字和字母，显示容量为16*2个字符，内部有80个字节的RAM缓冲区，当要向1602送数显示时，要先发送显示地址指针80H+地址码。 内部地址码分布： 1602有16个管脚，其中用于编程操作的有RS（数据命令）,RW（读写）,E（使能端）,D0-D7（并行数据端口）。 由于只
15_基于FPGA的AD_TLC549采集模拟信号 实验原理 芯片介绍 TLC549是 TI公司生产的一种低价位、高性能的8位A/D转换器，它以8位开关电容逐次逼近的方法实现 A/D转换，其转换速度小于 17us，最大转换速率为 40000HZ，4MHZ典型内部系统时钟，电源为 3V至 6V。它能方便地采用三线串行接口方式与各
14_基于FPGA的DSS与嵌入式逻辑分析仪的调用 实验原理 DDS的原理 DDS(Direct Digital Frequency Synthesizer)直接数字频率合成器,也可叫DDFS。 DDS是从相位的概念直接合成所需波形的一种频率合成技术。 不仅可以产生不同频率的正弦波,而且可以控制波形的初始相位。 DDS原理框图
17_IIC协议与FPGA驱动AT24C04 实验原理 什么是IIC IIC即I2C，一种总线结构。IIC 即Inter-Integrated Circuit，这种总线类型是由菲利浦半导体公司在八十年代初设计出来的，主要是用来连接整体电路(ICS) ，IIC是一种多向控制总线，也就是说多个芯片可以连接到同一总线结构下，同时每个芯片都可
