标签：体系 芯片 晶振 FCLK 频率 S3C2440 CPU 时钟
记录一下时钟相关学习笔记(S3C2440 ARM-CHIP-32bit为例）
问题引入：
Q: CPU运行速度很快，但是外设运行的则比较慢，那它们的时钟源怎么匹配呢？
A: 它们有不同的时钟源。
CLOCKS
计算机的心脏，给主板的芯片提供时钟信号，与晶振连接给其他部件提供时钟信号。
WHAT
S3C2440有三种时钟源：
- FCLK：用于CPU核。
- HCLK：用于AHB总线上的设备，比如CPU核存储器控制器、中断控制器、LCD控制器、DMA和USB主机模块等高性能的设备。
- PCLK：用于APB总线上的设备，比如WATCHDOG、IIS、I2C、PWM定时器、MMC接口、ADC、UART、GPIO、RTC和SPI等低速设备。
HOW TO WORK
产生这些时钟源的简要流程可以这样描述：
- 系统刚上电的时候，FCLK即等于外部输入的时钟。一般是12M或者24M的晶振。等待晶振输出稳定（此时FCLK=Fin），reset 信号恢复高电平，CPU 开始执行指令。
- 然后用软件的方式打开MPLL（锁相环电路，用于提高系统时钟频率），把12M或者24M的时钟频率提高到100-400M（针对于S3C2440）。
- 再然后，通过设置一些寄存器(设置分频器)，可以改变FCLK、HCLK、PCLk的时钟频率比例（比如说1：2：2）
这样，其他的两个时钟源也就提高了。要明白的是，系统在运行的时候，是三个时钟源一起在工作，分别为不同的设备提供不同的时钟频率。
当然，有些设备对这些频率还不是很“满意”、它会自己进行异步模式的设置或一些倍频或者分频的工作。
TIMER
系统给的时钟（一般是PCLK）进行计数，当数计满了，就会产生一次中断。
标签：体系,芯片,晶振,FCLK,频率,S3C2440,CPU,时钟 来源： https://www.cnblogs.com/kumata/p/12157631.html
本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享； 2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关； 3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关； 4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除； 5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。