ICode9

精准搜索请尝试: 精确搜索
  • python实例-turtle时钟2022-09-13 17:02:26

    # !/urs/bin/ python # _*_ coding: utf-8 # !/usr/bin/env python # -*- coding:utf-8 -*- import turtle import datetime # 移动一段距离 def skip(distance): """ 移动乌龟一段距离,不留痕迹 :param distance: 像素 :return: """ tur

  • 触发器和锁存器例子2022-09-12 11:02:57

    编写 Verilog 代码以使用锁存器和触发器捕获下面的输入,并绘制每个的时序输出。 //purposely coding latch   always @(clk or input) if(clk == 1'b1) Q_latch <= input;   //flip flop  always@(posedge clk) Q_flop <= #1 input;   锁存器和触发器的输出在

  • STM32补充基础知识1:时钟和总线(RCC、AHB、APB)2022-09-10 19:33:33

    一.时钟 1.概述 分类:HSI、HSE、LSE、LSI四种 作用:一般用于系统时钟,实时时钟(RTC)、系统时钟以及驱动看门狗等 补充:时钟速度与总线传输息息相关,时钟控制总线中数据存取速度以及CPU计算速度 2.时钟控制相关函数(7类) 时钟使能 时钟源 分频系数 外设时钟使能 外设时钟配置 状态参

  • Linux调度系统全景指南(中篇)2022-09-06 17:34:37

    抢占 早期的Linux核心是不可抢占的。它的调度方法是:一个进程可以通过schedule()函数自愿地启动一次调度。非自愿的强制性调度只能发生在每次从系统调用返回的前夕,以及每次从中断或异常处理返回到用户空间的前夕。但是,如果在系统空间发生中断或异常是不会引起调度的。这种方式使内

  • spi 知识2022-09-06 01:30:09

    SPI(Serial Periphral Interface)最早是由摩托罗拉公司设计并实现,它是一种高速的、全双工的通信总线,采用主机(Master)-从机(Slave)的方式进行通信。SPI占用芯片的四个引脚,也就是说采用四条信号线来进行通信。这四条线分别是:主设备输入与从设备输出线(Master In Slave Out,MISO);主设备输出与

  • 时序分析 11讲 DDR input delay2022-09-04 16:34:03

    千兆以太网和FPGA交互的接口就是DDR的双沿采样 DDR的DRAM也是双沿采样 ADC   CMOS的一些芯片这些和FPGA交互的接口都是DDR接口   SCR DDR-DIRECT- 一个周期上升沿和下降沿都进行采样   还是这个模型 认为数据和时钟的PCB布线是等长布线 我们只要知道源端芯片时钟和数据的状态

  • 时序分析7讲 input delay 项目实操2022-09-04 09:01:54

      CMOS芯片和FPGA芯片,coms芯片给fpga发时钟和 (复数)数据。看手册 从CMOS发出的时钟和数据有什么相位关系?需要我们知道 还需知道  pcb之间 时钟的延时和数据延时的差又是多少    这样我们就能知道这个时刻时钟和数据的状态,就能做 input delay约束了    在时钟前面的数据 

  • 时序分析第三讲2022-09-03 09:31:47

    保持时间时序分析的讲解     tcycle 采样沿跟我们数据的结束时间之间的差值就是余量     保持时间的余量跟时钟周期无关 hold slack=TCLK1+TCO+TDATA-TCLK2-TH   实操   做时序分析的时候最好把管脚绑定好,不然做的数据没有具体的分配,管脚出来的时序分析报告就没有参考意

  • vivado 时序分析1 22022-09-03 09:02:56

    对于FPGA的工具来讲,未知的是你设置的时钟频率 寄存器与寄存器之间的时序分析占整个设计里边的60%或以上    还有一部分是I/O部分的时序分析 知道信号是如何传递的,分析又有何意义     理想  时钟和数据同时到达,则保持时间为0,沿打沿现象。建立时间为整个时钟周期,保持时间出

  • 河北稳控科技可编程 USB 转串口适配器开发板 参数设置与修改2022-08-30 11:32:48

    河北稳控科技可编程 USB 转串口适配器开发板 参数设置与修改   1.参数设置 1.1 UART 通讯参数设置 UART1 和 UART2 默认通讯参数为 9600,N,8,1,可通过以下关键字指令进行修改。[STU1]B N D S B 通讯速率,单位 bps,可以为 1200~921600 之间的任一通讯速率N 校验位,N 表示无校验;A 表示

  • DFT常识知识概要2022-08-30 11:30:08

    DFT常识知识概要 DFT是什么 可测性设计,指的是在芯片原始设计中阶段即插入各种用于提高芯片可测试性(包括可控制性和可观测性)的硬件逻辑,通过这部分逻辑,生成测试向量,达到测试大规模芯片的目的(在后端中添加的)。 DFT核心技术与不同方面 DFT的种类 DFT主要有三种 扫描路径 SCAN path,有

  • 操作系统的运行机制2022-08-26 18:33:18

    1.1用户空间与内核空间(用户态 / 管态) 内核程序 ---- 应用程序 核心态 ----- 用户态 特权指令 ----- 非特权指令 1.2 时钟管理 计时器:提供系统时间 时钟中断: 进程切换 1.3 中断机制 提高多道环境下CPU的利用率 外部中断:中断信号来源于外部设备 内中断:中断信号来源于当前指

  • 简易频率计——位宽导致数据计算错误2022-08-23 02:00:53

    简易频率计的原理简单介绍 频率测量有多种方法,这里介绍精度较高的一种——等精度测量: 以下测试所用测试时钟为100MHz,所测试的时钟频率为5MHz 在面对未知位宽计数器的时候,将位宽设计地太小,导致计数器在计数过程中溢出重置,最后导致了错误的结果: 将位宽调至可以满足计数需求

  • STA Setup/Hold time 速查手册2022-08-20 13:04:23

    STA Setup/Hold time 速查手册 时序路径 时序路径起点 模块的input 寄存器的clk端 时序路径终点 模块的output 寄存器的数据输入端D 关键路径 拥有最小松弛的时序路径被称为关键路径。 clock jitter / skew jitter 时钟抖动,就是指两个时钟周期之间存在的差值,这个误差是在时钟

  • 计算机硬件介绍2022-08-07 21:31:27

      一、中央处理器(CPU)   中央处理器(Central Processing Unit,CPU)是计算机的大脑。它从内存中获取指令,然后执行这些指令。   包括:控制单元(Control unit)和算术/逻辑单元(arithmetic/login unit)。   控制单元:用于控制盒协调其他组件的动作。   算术/逻辑单元:用于完成数值运算(+

  • 跨时钟域信号同步规则2022-08-07 21:01:36

    跨时钟域信号必须来自源时钟域的寄存器输出,因为在跨时钟域时可能会采到毛刺 使用逻辑单元库中的专用触发器实现两级同步器 专用触发器与普通触发器不同,它们具有高驱动能力和高增益,这会使他们比常规的触发器更快的进入稳定状态。 在一个点而不是多个点上进行跨时钟域处理 多

  • IC笔试题2022-08-07 00:05:30

    单选题(每题2分 共20题) 1.状态机的编码风格包括一段式、两段式和三段式,下列描述正确的是( ) A一段式寄存器输出,易产生毛刺,不利于时序约束; B二段式组合逻辑输出,不产生毛刺,有利于时序约束; C三段式寄存器输出,不产生毛刺,有利于时序约束; D所有描述风格都是寄存器输出,易产生毛刺,有利于时序

  • 用JavaScript写一个能开始和暂停的时钟2022-08-03 20:33:31

    //sScriptvar showTime = document.getElementById('seconds') var id =0 function fn(){ var i = 0 var s = 0 var m = 0 var h = 0 id =setInterval(function(){

  • 20.案例:构建数字时钟2022-08-01 12:33:43

    截止到本节为止,和 Tkinter 相关的知识就讲解完毕了,本套教程从 GUI 是什么开始入门讲解,然后带领大家深入学习了 Python GUI 标准库 Tkinter,在教程中,我们主要介绍了 GUI 的相关概念、常用组件和布局方式等知识,下面使用 Tkinter 的相关知识实现一个数字时钟的简单案例。Tkinter 实现

  • CPU的IPC性能是什么意思?2022-07-30 13:04:01

      001、 IPC,英文全称“Instruction Per Clock”,中文翻译过来就是每个时钟的指令,即CPU每一时钟周期内所执行的指令多少,IPC代表了一款CPU的设计架构,一旦该CPU设计完成之后,IPC值就不会再改变了。在这里,IPC值的高低起到了决定性的作用,而频率似乎不再高于一切。   CPU性能判断标准公

  • verilog中testbench仿真时钟的生成2022-07-28 18:34:12

    一、普通时钟信号: 1、基于initial语句的方法: parameter clk_period = 10; reg clk; initial begin clk = 0; forever #(clk_period/2) clk = ~clk; end 2、基于always语句的方法: parameter clk_period = 10; reg clk; initial clk = 0;

  • 解码信号输出202207122022-07-13 00:01:10

     第12通道是FM0编码的时钟和数据信号。  第34通道是解码之后的数据和时钟信号。从第3通道看出该数据含物理层插0数据。    

  • [转]SPI介绍+软件模拟SPI - 薛定谔的小灯泡 - 博客园2022-07-09 20:33:30

    1.什么是SPI  SPI通常有一个主设备和一个或多个从设备,通常采用的是4根线,它们是MISO(数据输入,针对主机来说)、MOSI(数据输出,针对主机来说)、SCLK(时钟,主机产生)、CS/SS(片选,一般由主机发送或者直接使能,通常为低电平有效)。全双工。 2.SPI物理层   图1 SPI物理层连接图  一个主机可以连

  • SPI协议2022-07-08 10:02:48

    1.通信过程 主机先将NSS信号拉低,这样保证开始接收数据; 当接收端检测到时钟的边沿信号时,它将立即读取数据线上的信号,这样就得到了一位数据(1bit); 由于时钟是随数据一起发送的,因此指定数据的传输速度并不重要,尽管设备将具有可以运行的最高速度(稍后我们将讨论选择合适的时钟边沿和速度

  • Spyglass CDC工具使用(四)2022-07-07 16:06:33

      最近一直在搞CDC (clock domain crossing) 方面的事情,现在就CDC的一些知识点进行总结。 做CDC检查使用的是Spyglass工具。以下内容转载自:Spyglass之CDC检查(4) | 码农家园 (codenong.com) 文章目录 同步方法 哪些信号需要同步 常用同步方法 Rules AC_unsync01/02 AC_sync01

专注分享技术,共同学习,共同进步。侵权联系[81616952@qq.com]

Copyright (C)ICode9.com, All Rights Reserved.

ICode9版权所有