xilinx7系列FPGA片上资源说明。。。持续更新

2021-10-18 12:31:07 阅读：163 来源： 互联网

标签：FPGA Clock xilinx7 CE b0 input bit Data 片上

FDCE：Primitive: D Flip-Flop with Clock Enable and AsynchronousClear，具有异步复位和时钟使能功能的D触发器。

异步复位：它是指无论时钟沿是否到来，只要复位信号有效，就对系统进行复位。

verilog实例化模板：

1 FDCE #(
2 .INIT(1'b0) // Initial value of register (1'b0 or 1'b1)
3 ) FDCE_inst (
4 .Q(Q), // 1-bit Data output
5 .C(C), // 1-bit Clock input
6 .CE(CE), // 1-bit Clock enable input
7 .CLR(CLR), // 1-bit Asynchronous clear input
8 .D(D) // 1-bit Data input
9 );

FDPE： D Flip-Flop with Clock Enable and AsynchronousPreset，具有时钟启用和异步预置功能的D触发器。

The asynchronous PRE, when High, overrides all other inputs and sets the(Q) output High. Data on the (D) input is loaded into the flip-flop when PRE is Low and CE is High on the

Low-to-High clock (C) transition.

异步PRE（高）将覆盖所有其他输入并设置（Q）输出高。当输入端上的PRE低而CE高时，（D）输入端上的数据于时钟上升沿期间加载到Q端。

verilog实例化模板：

1 FDPE #(
2 .INIT(1'b0) // Initial value of register (1'b0 or 1'b1)
3 ) FDPE_inst (
4 .Q(Q), // 1-bit Data output
5 .C(C), // 1-bit Clock input
6 .CE(CE), // 1-bit Clock enable input
7 .PRE(PRE), // 1-bit Asynchronous preset input
8 .D(D) // 1-bit Data input
9 );

FDRE： D Flip-Flop with Clock Enable and SynchronousReset，具有时钟启用和同步复位功能的D触发器。

时钟上升沿时R=1复位，R高位有效。

verilog实例化模板：

1 FDRE #(
2 .INIT(1'b0) // Initial value of register (1'b0 or 1'b1)
3 ) FDRE_inst (
4 .Q(Q), // 1-bit Data output
5 .C(C), // 1-bit Clock input
6 .CE(CE), // 1-bit Clock enable input
7 .R(R), // 1-bit Synchronous reset input
8 .D(D) // 1-bit Data input
9 );

FDSE： D Flip-Flop with Clock Enable and SynchronousSet，具有时钟启用和同步置位的D触发器。

S=1上升沿置位，S高位有效。

verilog实例化模板：

1 FDSE #(
2 .INIT(1'b0) // Initial value of register (1'b0 or 1'b1)
3 ) FDSE_inst (
4 .Q(Q), // 1-bit Data output
5 .C(C), // 1-bit Clock input
6 .CE(CE), // 1-bit Clock enable input
7 .S(S), // 1-bit Synchronous set input
8 .D(D) // 1-bit Data input
9 );

标签：FPGA,Clock,xilinx7,CE,b0,input,bit,Data,片上
来源： https://www.cnblogs.com/xlj233/p/15420123.html

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。

ICode9

xilinx7系列FPGA片上资源说明。。。持续更新