标签：1s 禾赛 FPGA 面经 时序 发送 LUTRAM 时钟

2021.07.22禾赛提前批一面面经
1.LUTRAM的意思
2.LUTRAM和block RAM的区别
3.时序约束和时序优化
4.跨时钟域
5.为什么不能多bit采用同步寄存器打两拍
关于这一点，我后面更新一个我的理解。
6.场景题：100M系统时钟，输入数据位宽为16，一直持续输入，延迟1s再发送出去，应该怎么做到延时1s再发送出去呢？

标签：1s,禾赛,FPGA,面经,时序,发送,LUTRAM,时钟
来源： https://blog.csdn.net/qq_38374491/article/details/120167010

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。