ICode9

精准搜索请尝试: 精确搜索
  • 基于FPGA的SPI接口讲解——flash M25P28为例(3)2020-01-11 13:39:44

    flash M25P128读操作时序图设计flash_read模块的书写flash_read测试模块的代码其他模块的代码实验结果结束语 我们本次实验的内容是,对flash读一个字节的数据,系统框图如下: 所用到的软硬件环境为: 硬件:锆石A4plus开发板 软件:quartus II 13.1 从技术手册中我们可以得到如下信息:

  • 基于MIG IP核的DDR3控制器(二)2019-12-29 19:54:28

    上一节中,记录到了ddr控制器的整体架构,在本节中,准备把ddr控制器的各个模块完善一下。 可以看到上一节中介绍了DDR控制器的整体架构,因为这几周事情多,又要课设什么的麻烦,今天抽点时间把这个记录完了,不然以后都忘了DDR该咋去控制了。       从本次实验的整体功能模块可以看出,最终

  • Verilog有符号整型数(signed int)比大小2019-11-07 11:01:30

    本文参考了https://blog.csdn.net/wenxinwukui234/article/details/42119265/ 关于2进制补码的思考和讨论。 ====================================================================================================== 即使在变量声明的时候定义了signed属性, 在Verilog中使用>

  • 带你了解FPGA(4)--Verilog基本语法2019-09-11 11:06:00

    基本语法1. 模块类声明类语法2. 端口声明3. 参数定义4. 信号类型5. 多语句定义6. 比较语句7. 循环语句8. 任务定义9. 连续赋值10. always模块11. 运算操作符12. 赋值符号 1. 模块类声明类语法 module···endmodule 在Verilog中都会出现这个语法,这是一个固定的语法,所有的

  • verilog 数据类型2019-09-05 19:00:24

    数据类型 1、wire和tri: 至于tri其实和wire在用法上是一模一样的,不过有时候,我们需要定义一些会被三态门驱动的硬件连线,用tri来命名会让代码更具有可读性,让人一看就知道这根连线上会出现Z状态,仅此而已! 2、wor与trior:or的含义在里面。 3、reg[3:0]:寄存器类型。 运算符与表达式

  • Glow wire test2019-09-03 17:03:16

    Glow wire test is to test the stability of electrical and electronic products during working. And the hot wire itself is the resistance wire ring with fixed size. When doing test, the wire ring should be heated up to the specified temperature by electrici

  • ardunio平衡小车——使用MPU6050模块2019-08-08 20:04:58

    首先介绍一下mpu6050,反正就是挺好用的,自己百度吧,写多了看也看不懂。 重要的地方讲讲。首先是mpu6050配置 void set_gyro_registers(){   //Setup the MPU-6050   if(eeprom_data[31] == 1){     Wire.beginTransmission(gyro_address);           //Start commu

  • printf系列教程05_SWO打印输出配置,基于ST-LINK Utility『Serial Wire Viewer』2019-07-01 09:24:22

    本文原创作者『strongerHuang』 首发于微信公众号『嵌入式专栏』,同时也更新在我的个人网站:EmbeddedDevelop 标签:printf、 SWD、 SWO、 SWV、 ITM、 JLink-RTT、 ST-Link、 J-Link、 仿真、 重定义、 串口映射   一、写在前面 SWD:Serial Wire Debug,串行线调试 SWO:Serial Wire O

  • [译] QUIC Wire Layout Specification - Frame Types and Formats | QUIC协议标准中文翻译(4) 帧类型和格式2019-06-09 20:53:18

    欢迎访问我的个人网站获取更好的阅读排版体验: [译] QUIC Wire Layout Specification - Frame Types and Formats | QUIC协议标准中文翻译(4) 帧类型和格式 | yoko blog (https://pengrl.com/p/47156/) 目录 Frame Types | 帧类型 STREAM Frame | 流类型帧 ACK Frame | ACK帧 STOP_

  • P2885 [USACO07NOV]电话线Telephone Wire2019-06-07 11:39:22

    题目描述 Farmer John's cows are getting restless about their poor telephone service; they want FJ to replace the old telephone wire with new, more efficient wire. The new wiring will utilize N (2 ≤ N ≤ 100,000) already-installed telephone poles, each wit

  • [译] QUIC Wire Layout Specification - Introduction & Overview | QUIC协议标准中文翻译(1) 简介和概述2019-06-06 22:48:05

    本文同步发布于: https://www.pengrl.com/p/33330/ ,转载请注明出处,谢谢。 目录 Introduction | 简介 Conventions and Definitions | 约定和定义 A QUIC Overview | 概述 Connection Establishment Latency | 连接建立延时 Flexible Congestion Control | 弹性拥塞控制 Stream and

  • POJ21882019-06-01 18:54:01

    Description: The cows have erected clothes lines with N (1 <= N <= 1000) wires upon which they can dry their clothes after washing them. Having no opposable thumbs, they have thoroughly botched the job. Consider this clothes line arrangement with fo

  • FPGA学习笔记(二)——数据流建模2019-05-29 20:56:10

    1 什么是数据流建模? 数据流建模是根据数据在寄存器之间流动和处理的过程对电路进行描述。 2 数据流建模有什么特点和优点? 能从更高的抽象层次建模,将设计的重点放在电路的功能上,能有有效提高设计的效率。 不再使用门级语言对电路描述,表达式,操作符,和操作数变成数据流建模的基础;

  • Xilinx Vivado的使用详细介绍(3):使用IP核2019-05-29 20:51:38

    原文链接:http://www.paincker.com/vivado-basic-usage-3 IP核(IP Core) Vivado中有很多IP核可以直接使用,例如数学运算(乘法器、除法器、浮点运算器等)、信号处理(FFT、DFT、DDS等)。IP核类似编程中的函数库(例如C语言中的printf()函数),可以直接调用,非常方便,大大加快了开发速度。 使用Ve

  • 测试开发面试准备之Selenium 工作原理2019-05-19 14:38:44

    Selenium 经历了两个版本,Selenium 1.0 和 Selenium 2.0,本文仅介绍Selenium2的原理,在Selenium 2.0 主推的是WebDriver,Selenium2又名Selenium Webdriver。 Selenium2简介 Selenium是一个用于Web应用程序测试的工具,支持多平台、多浏览器、多语言去实现自动化测试,Selenium2将浏览器原

  • 关于Verilog 中的for语句的探讨2019-05-06 13:56:22

    http://www.cnblogs.com/xd-elegant/p/4520920.html   在C语言中,经常用到for循环语句,但在硬件描述语言中for语句的使用较C语言等软件描述语言有较大的区别。      在Verilog中除了在Testbench(仿真测试激励)中使用for循环语句外,在Testbench中for语句在生成激励信号等方面使用

  • Arduino IIC 主从设备连接通信2019-04-14 19:39:48

    目的:        实现Arduino主从设备之间的互相IIC通信,掌握IIC通信协议的使用方法。 器材: Arduino UNO R3 一块 Arduino Nano 三块 面包板   导线 3K电阻 2个 连接方法:       由于Arduino IIC接口总线没有上拉电阻,在连接布线时需要提供两个上拉电阻。   首先给出程序: Mas

  • OpenCaseCade拓扑QQ分分彩源码出售几何(拉伸,扫略,旋转)2019-03-13 13:50:35

    OCC提供QQ分分彩源码出售,需要的请找【大神源码论坛】dsluntan.com,详情咨询企娥3393756370,几种图形的构建是由基本图形的旋转,拉伸等方式形成的,源码例子有相关的介绍。 下面介绍的一些实例提供思路与核心实现代码,显示与属性需要自己添加。 关于OCC集合拓扑结构如下: 现在经常接触的就

  • FPGA中wire与reg类型的区别2019-01-25 16:39:14

    wire表示直通,即只要输入有变化,输出马上无条件地反映;reg表示一定要有触发,输出才会反映输入。         不指定就默认为1位wire类型。专门指定出wire类型,可能是多位或为使程序易读。wire只能被assign连续赋值,reg只能在initial和always中赋值。wire使用在连续赋值语句中,而reg

专注分享技术,共同学习,共同进步。侵权联系[81616952@qq.com]

Copyright (C)ICode9.com, All Rights Reserved.

ICode9版权所有