标签:tri 状态 wire 连线 数据类型 运算符 verilog
数据类型
1、wire和tri:
至于tri其实和wire在用法上是一模一样的,不过有时候,我们需要定义一些会被三态门驱动的硬件连线,用tri来命名会让代码更具有可读性,让人一看就知道这根连线上会出现Z状态,仅此而已!
2、wor与trior:or的含义在里面。
3、reg[3:0]:寄存器类型。
运算符与表达式
1、屏幕打印:display(”%b“,a*b)
2、全等于 = = = ;非全等于!==;有1、0、X三种状态;
可以比较高阻态和不定态,全等还要比较数据的长度,可以抑制不定状态向下传播。
3、逻辑运算符
4、按位操作符
5、归约
7、移位运算符
8、条件运算符
模块
标签:tri,状态,wire,连线,数据类型,运算符,verilog 来源: https://blog.csdn.net/weixin_41287916/article/details/100563851
本站声明: 1. iCode9 技术分享网(下文简称本站)提供的所有内容,仅供技术学习、探讨和分享; 2. 关于本站的所有留言、评论、转载及引用,纯属内容发起人的个人观点,与本站观点和立场无关; 3. 关于本站的所有言论和文字,纯属内容发起人的个人观点,与本站观点和立场无关; 4. 本站文章均是网友提供,不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属;如您发现该文章侵犯了您的权益,可联系我们第一时间进行删除; 5. 本站为非盈利性的个人网站,所有内容不会用来进行牟利,也不会利用任何形式的广告来间接获益,纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。