标签：仿真 周期 缓冲寄存器 数据通路 未完待续 Verilog 模块 CPU

单周期CPU：指令周期=CPU周期

Top模块作为数据通路

运算器中有ALU，通路寄存器（R1、R2、R3、R4），数据缓冲寄存器(鉴于书上的运算器只有R0）。..........

此为ALU和通用寄存器的模块，（注意：当各个模块进行仿真时应该将其模块set as top，当进行数据通路时则如图，此图缺少数据输入缓冲寄存器）

部分代码如下

对不通发模块进行仿真后，对top仿真

 部分代码

标签：仿真,周期,缓冲寄存器,数据通路,未完待续,Verilog,模块,CPU
来源： https://www.cnblogs.com/luk-yu/p/14085178.html

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。