标签：latency Layer TLP 5.4 FEC 10 Gen6 UI bit

gen-6引入了PAM4，在一个UI内有4个电平。Gen5之前都是NRZ方式，只有2个bit

同样32G UI，一个UI表示两个bit，再不改变nyquist 频率的情况下，实现速率翻倍。

缺点：SNR下降

为了减少干扰，采用格雷码，每次只改变一个bit。00/01/10/11

PAM-4采用后，10-12BER已经无法实现，需要引入FEC机制。

缺点：增加了冗余bit。

网络：100nS latency

PCIe：目标是几nS级别的latency

不加FEC，由于高误码率不断重发TLP包，加了FEC减少了TLP重发的几率。权衡，采用轻量级的FEC。

为了提高带宽利用率，减少部分Frame Token

标签：latency,Layer,TLP,5.4,FEC,10,Gen6,UI,bit
来源： https://blog.csdn.net/f2157120/article/details/106959541

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。