标签：存储器 计算机 cache 访问 原理 bit 局部性 CPU 组成

静态存储器

D型触发器

静态存储器存储单元

• 写

1. 在位线上设置使（bit=1，$\tilde{bit}$bit~=0）
2. 使字选通

• 读

1. 使bit和$\tilde{bit}$bit~都充为高电平Vdd
2. 使字线选通
3. 根据触发器的状态，将使其中一条位线电平 为低
4. 放大器感知bit和 $\tilde{bit}$bit~的变化，读出存储器的值

静态存储器典型组织方式

随机访问

静态存储器

速度快
存储密度低，单位面积存储容量小
数据入/出共用管脚
能耗高
价格高

与动态存储器比较

	SRAM	DRAM
存储信息	触发器	电容
破坏性读出	非	是
需要刷新	不要	需要
送行列地址	同时选	分两次送
访问速度	快	慢
集成度	低	高
发热量	大	小
存储成本	高	低

程序局部性原理

for(i=0;i<1000;i++)
{
	for(j=0;j<1000;j++)
	{
		a[i]=b[i]+c[i];
	}
}

if err{...}
else for(i=0;i<1000;i++)
{
	for(j=0;j<1000;j++)
	{
		e[i]=d[i]+a[i];
	}
}

数据流访问的内部性
指令访问的局部性

不同的程序段可能访问不同的内存空间。

程序在一定的时间段内通常只访问较小的地址空间
两种局部性：
时间局部性
空间局部性

层次存储器系统
使用高速缓存存储器cache来提高CPU对存储器的平均访问速度
时间局部性：最近被访问的信息很有可能还要被访问。
将最近被访问的信息项装入到cache中。
空间局部性：最近被访问的信息临近的信息也可能被访问。
将最近被访问的信息项临近的信息一起装入到cache中。

高速缓冲存储器cache

• 定义
• 设置于主存与CPU之间的存储器，用高速的静态存储器实现，缓存了CPU频繁访问的信息。
• 特点
• 高速：与CPU的运行速度基本匹配
• 透明：完全硬件管理，对程序员透明

要解决的问题

1. 地址之间的映射关系
   如何根据主存地址得到cache中的数据
2. 数据之间一致性
   cache 中的内容是否已经是主存对应地址的内容
3. 数据交换的粒度
   cache中的内容与主存内容以多大的粒度交换
4. cache内容装入和替换策略
   如何提高cache的命中率？

标签：存储器,计算机,cache,访问,原理,bit,局部性,CPU,组成
来源： https://blog.csdn.net/pk_20140716/article/details/104769997

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。