在学习特权同学深入浅出玩转FPGA时，课本里面讲到，同步复位和异步复位都有其弊端。
异步复位的弊端：
异步复位中最严重的问题是，如果异步复位信号在触发器时钟有效沿附近“释放”（复位信号从有效变为无 效）的话，可能会导致触发器输出的亚稳态。
这里不得不说的是触发器有两个特点：
1.异步复位信号释放（对低电平有效的复位来说就是上跳沿）与紧跟其后的第一个时钟有效沿之间，有一个必须间隔的最小时间称为Trecovery（recovery time，恢复时间）。
举例：如果异步复位释放后马上来了一个时钟有效边沿，触发器输出端的值将是不确定的，可能是高电平也可能是低电平，可能处于高低电平之间，也可能处于震荡状态，这就是亚稳态。如下图所示，Q为输出。
2.时钟有效沿与紧跟其后的异步复位信号释放之间所必须的最小时间称为tremoval（removal time消除时间）。小于这个时间，则触发器的输出端的值将是不确定的，可能是高电平，可能是低电平，可能处于高低电平之间，也可能处于震荡状态，并且在未知的时刻会固定到高电平或低电平。这种状态就称为亚稳态。
举例：如果时钟有效沿到来后，马上来了异步复位信号的上升沿（复位信号释放）触发器处于亚稳态。如下图所示。
同步复位的弊端：
同步复位唯一的缺点就是复位信号必须大于一个时钟周期才能保证被采到，从而能够复位成功，异步复位信号一旦到来，立马复位和边沿没有关系，所以异步复位信号更容易被识别，在保证同步复位信号持续时长的前提下，同步复位是没有问题的。
综上所述，为了避免一般的复位信号（直接接在寄存器的clr端口），复位信号和FPGA内部寄存器之间的“异步”性，导致亚稳态极容易出现。
针对异步复位做如下操作：
做异步复位，同步释放（本质还是将异步信号打一拍同步化）
上面代码实现的电路功能如下所示：
标签：异步,触发器,FPGA,复位,低电平,亚稳态,信号 来源： https://www.cnblogs.com/amxiang/p/15539725.html
本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享； 2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关； 3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关； 4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除； 5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。