二、解析
? 1. 硬件层的并发优化基础知识
? ?存储器的层次结构图如下：
???
? ?各级缓存耗时对比：
???
? ?采用分层缓存的层次结构会带来数据不一致问题，如下图：
???
? ?那么如何保证数据的一致性，现代CPU处理办法有两种：
? ?(1) 锁系统总线；
? (2) 利用缓存一致性协议MESI(Intel处理器用的比较多，还有很多其他的缓存一致性协议)，大致结构如下图：
?
?2. CPU的乱序执行
??CPU中有个乱序执行的概念，概念图如下：
CPU在执行指令的时候，往往不是顺序执行，但是会遵守as-if-serial原则，也就是最终一致性原则。CPU为了提高指令执行效率，会在一条指令执行过程中(比如去内存读数据)，去同时执行另一条指令，前提是这两条指令没有依赖关系。虽然指令执行顺序发生改变，但是不会影响单线程执行结果。多线程情况下为了不让CUP进行指令重排序，则需要用到Volatile关键字，因为Volatile的重要作用之一就是防止指令重排序。
?CPU还会存在合并写的现象。当第一条指令往上级缓存写入数据时，由于上级缓存访问速度比较慢，可能第二条指令又对上一条指令的结果进行了修改，那么CPU将这两条指令合并的最终结果一次性的写入到缓存中，这就成为合并写。
?3. 如何保证不乱序执行
(1) 内存屏障：java采用的是内存屏障，内存屏障其实就是一个CPU指令，在硬件层面上来说可以扥为两种：Load Barrier 和 Store Barrier即读屏障和写屏障。主要有两个作用：
???a. 阻止屏障两侧的指令重排序；
???b. 强制把写缓冲区/高速缓存中的脏数据等写回主内存，让缓存中相应的数据失效。
惊喜
最后还准备了一套上面资料对应的面试题（有答案哦）和面试时的高频面试算法题（如果面试准备时间不够，那么集中把这些算法题做完即可，命中率高达85%+）
标签：缓存,Java,屏障,面试,指令,内存,校招,CPU 来源： https://www.cnblogs.com/hgysvadavvc/p/15359436.html
本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享； 2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关； 3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关； 4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除； 5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。