ICode9

ZYNQ–PS ZYNQ-PS包含两个完整的ARM处理器系统，APU（应用处理器单元），扩展外设接口，cache存储器，存储器接口，互联接口和时钟发生电路等 1).APU APU主要由两个ARM处理器组成，每一个都关联了可计算的单元；一个NEONTM媒体处理引擎（MPE）和浮点单元（FPU);一个内存管理单元（MMU);一个一级cache

1、板卡概述 此板卡是北京太速研发，由SoC XC7Z100-2FFG900I芯片来完成卡主控及数字信号处理，XC7Z100内部集成了两个ARM Cortex-A9核和一个kintex 7的FPGA，通过PL端FPGA扩展FMC、光纤、IO等接口，PS端ARM扩展网络、USB、RS232等接口。板卡适应于图像处理、震动、通信、雷达等前端信号处

为了点亮及闪烁ZYNQ开发板上的两个LED，废掉了国庆节第一天的整个上午。 开发板为ZCU102，初次使用，搞不清楚FPGA部分的时钟，查资料 暂且就用一下125M的吧 开始写代码 一想，这是差分时钟，是不是得做点啥，差分转单端： IBUFGDS i_ibufgds_adc_0 (.I (adc_0_dclk_p_in), .IB (adc_0_

目标：将PL侧的数据通过以太网接口传给PC。 Zynq板卡选用的是ZC706，上面有板载的以太网PHY芯片，因此需要在Zynq上（至少）实现一个MAC层的功能。 最初的想法是直接用vivado的IP核（Tri mode Ethernet MAC）在PL侧实现一个以太网的MAC层功能，这样实时性比较高，如果使用千兆以太网协议的话，应该可以

前言：   Misc 的意思是混合、杂项的，因此misc设备也叫做杂项设备（杂散设备）。Linux系统中大多数设备都有自己归属的类型，例如按键、触摸屏属于输入设备，Linux系统有input子系统框架专门处理这类设备，同样的对于LED设备，有LED驱动框架专门处理LED设备；但是对于adc、蜂鸣器等设备，无法

文章目录 前言一、ZYNQ数据交互方式二、Create Block Design1.创建硬件工程2.封装的ip代码3.使用vitis写ps端程序 输出效果 前言 关于zynq PS PL 数据交互的方式，本文搭建了一个基于Bram的数据交互方式 以下是本篇文章正文内容，下面案例可供参考 一、ZYNQ数据交互方式 AX

作为一名FPGA开发板、嵌入式学习的新人，我最近入手了一块Xilinx公司的ZYNQ_7020系列的开发板。在学习过程中，遇到了一些调试Bug，下面给出了遇到的问题及解决思路和方法。 我在进行实验测试过程中遇到的问题如下： 提示我在开发板上找不到用于连接“本地”的ARM设备；使用ARM DAP无法

  用ZYNQ做VGA显示确实有点大材小用，一般都是直接用VDMA、VTC等IP来驱动HDMI接口，输出图像视频。这里的VGA驱动仅用作练习，实际应用的意义不大。而且我在PL里实例化了一块双端口BRAM用作显存，并且用AXI EMC的IP把这块显存当作外部存储器访问，然后这个IP就报输出引脚没有连到IOB

 1.1 Zynq FPGA TTC定时器介绍 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Zynq FPGA TTC定时器介绍； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1

本文依据网络资料及工作经验整理而成，如有错误请留言。 文章为个人辛苦整理，付费内容，禁止私自转载。 文章专栏：《黑猫的FPGA知识合集》 1 FPGA深入研究之Liunx移植u-boot篇（基于xlnx_uboot_v2017.4） 1.1 初识u-boot u-boot源码下载后研究了半天也不知道从哪里下手，网上的资料五花八

uramdisk.image.gz是Linux的根文件系统，但是我们通常在板子上启动系统后，如果在这个文件系统上做任何的修改（改文件内容、改系统配置、增删项目等等），这些操作都只在当前上电周期内有效，也就是重启板子后发现之前做的修改全部复原了。这里我猜测可能我们在开发板上改的只是文件系

本文依据个人工作经验整理而成，如有错误请留言。 文章为个人辛苦整理，付费内容，禁止私自转载。 文章专栏：《黑猫的FPGA知识合集》 1 前言 1.1 工程环境 软件 windows上装的vivado 2018.1 windows上装的SDK 2018.1 ubuntu 工程项目 axi dma loop实验 硬件 zedboard开发板（ZYNQ 7020

本文依据网络资料及工作经验整理而成，如有错误请留言。 文章为个人辛苦整理，付费内容，禁止私自转载。 文章专栏：《黑猫的FPGA知识合集》 1 概述 关键词 IRQ Maskable Interrupts，可屏蔽中断 NMI Non-Maskable Interrupts，不可屏蔽中断 IPI Inter-Processor Interrupts，处理器间中断

0、说明         之前通过使用petalinux构建ZYNQ Linux系统，依赖于对petalinux的理解，本节通过最原始的方法编译ZYNQ系统。及获取源码，然后对源码独立编译，打包后烧录。 1、环境 1.1硬件环境 Xilinx ZCU104开发板 1.2软件环境 VM ubuntu 18.04windows 10 1.3资源下载准备 内核源

0、说明         UG1144文档中描述:PetaLinux 是一种嵌入式 Linux 软件开发套件 (SDK)，主要用于赛灵思 FPGA 片上系统设计。 其主要是帮助搭建嵌入式端整套固件。完成编译后可产生运行于ZYNQ PS端的uboot、内核、文件系统等。         其实，我并推荐使用这种方式，主要

目录 1、前言 2、Vivado硬件工程 3、Xilinx SDK软件工程 4、测试结果 1、前言 在使用zynq芯片的时候都会遇到PS端的2个串口不够用的情况，因此本文讲述了利用IP核在zynq7020芯片的PL端扩展一个串口。 硬件：黑金7020开发板 环境：Vivado2017 2、Vivado硬件工程 1）、新建一个zynq7020的

1.1 Zynq UART控制器介绍 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Zynq UART控制器介绍； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简

ZYNQ EMIO UART串口实验 MIO与EMIO操作zynq uart0和uart1设置Zynq7020 SDK上两个uart的设置问题

1，环境配置： 操作系统 Windows 7；开发环境 SDK 2019.2；硬件支持 Zedboard；RT-Thread V4.0.3。 RT-Thread 是一个集实时操作系统（RTOS）内核、中间件组件和开发者社区于一体的技术平台， RT-Thread 也是一个组件完整丰富、高度可伸缩、简易开发、超低功耗、高安全性的物联网操作系统。RT-Th

文章目录 atfs文件系统分析(2)-ff.c/ff.h文件分析 1、结构分析 1）FATFS typedef struct { BYTE fs_type; // 系统类型，为0时系统没有被挂载 BYTE drv; // 物理磁盘驱动号 BYTE csize; // 每簇的扇区数目， 簇是文件数据分配的基本单位 BYTE n_fats; // 文件分配表的数目，一般

ZYNQ PL系列（四）Modelsim独立仿真Vivado RAM IP 第一章 VIVADO 的使用 文章目录 ZYNQ PL系列（四）Modelsim独立仿真Vivado RAM IP前言创建工程 前言 使用黑金的开发板，安装VIVADO 2017.4。 创建工程 创建modelsim工程，并将上一章的ram文件加入到工程中。 从工程路径中sim下找

ZYNQ PL系列（二）vivado与modelsim的联合仿真 第一章 VIVADO 的使用 文章目录 ZYNQ PL系列（二）vivado与modelsim的联合仿真前言联合仿真编辑仿真库更改modelsim.ini文件 联合仿真的使用编写tb文件设置modelsim软件仿真 前言 使用黑金的开发板，安装VIVADO 2017.4。 vivado和

  1.介绍   Zynq UltraScale + MPSoC带有通用处理系统（PS），该系统集成了高度灵活的高性能可编程逻辑（PL）部分，全部都在单个片上系统（SoC）上。Zynq UltraScale + MPSoC PS模块包括以下引擎： 基于四核Arm®Cortex™-A53的应用处理单元（APU） 基于双核Arm Cortex-R5F的实时处理单元（RPU） 基

本文主要介绍Zynq UltraScale+ MPSoC系列器件的PS-PL之间互连的AXI总线接口。 Zynq MPSoC系列器件的AXI总线结构如下图所示： PS侧可以使用PS-PL AXI接口调用PL侧的硬件加速器等接口。这种互连属于高带宽、低延迟的连接方式。 Zynq MPSoC提供了12个PS-PL AXI端口，详细如下表所

  1 FPGA IP设置 1 生成IP 新建user_gpio.v 代码如下, 目的是为了把AXI总线和FPGA外部引脚联系起来 module user_gpio( input wire gpio_input, output wire [3:0] gpio_output, output wire zynq_gpio_input, input wire [3:0] zynq_gpio_output );