标签：仿真 vivado modelsim compilation Modelsim simulation Executing HDL

我个人使用的是vivado2017.4，这种问题遇到过4 5次了。我认为执行run simulation后卡在Executing analysis and compilation step的原因，主要是vivado与modelsim仿真编译由于先前的内部错误，导致现在无法正常发起Modelsim(很大程度上并非是HDL有问题，vivado和modelsim没检测出来；在我使用中，vivado发起行为仿真后基本可以检测到我HDL的所有问题)。

一些网友提出来，把所有工程文件导入到Modelsim中新建工程进行单独编译，找出vivado没法发现的HDL问题。https://blog.csdn.net/sinat_31206523/article/details/103866723

但我使用这种做法并没有用，经过多次尝试，我给出一个有效的办法：

首先备份好自己的do文件(波形文件)(路径通常是，"xxxx.sim/ behave/ modelsim"下面的，wave.do)，然后在vivado 的tcl 命令行中，输入reset_simulation，重置整个仿真；

也可以在左侧的GUI选项中，右键run simulation，然后重置行为仿真。这样会清空改工程下所有联合仿真的信息。

再重新run simulation，就会发现可以通过，并发起modelsim了

标签：仿真,vivado,modelsim,compilation,Modelsim,simulation,Executing,HDL
来源： https://www.cnblogs.com/Yuya-memeda/p/14615863.html

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。