标签：description level 进击 design Verilog 设计 HDL block verilog
Verilog 进击之路 - 夯实基础第一节之结构化设计
随着数字电路设计的复杂化和专业化，传统的电路设计逐渐没落，Verilog HDL逐渐走入历史舞台。好多人并不是不会Verilog，而是缺乏细致的了解。最近一直在看 A Guide to Digital Deisgn and Synthesis 这本书，感觉许多的疑点得到解决，正好分享出来共勉。
对设计者来讲，最重要的是如何实现设计和优化设计。如下是 A typical design flow.
- specifications are written first. specificitions 简要描述了设计电路的function, interface, overall architecture.
- a behavioral description 来分析设计电路的function, peoformance,compliance to standards and high-level issues.
- behavioral description converted to RTL description.
- RTL description converted to gate-level netlist by logic synthesis tools.
- The netlist is input to an automatic place and route tool, which creats a layout.
在进行Verilog design时，必须follow design methodology and basic hierarchical modeling.
1.Design methodology: a combination of top-down and bottom-up. 先构建设计的架构，进行top_level and sub_block的逻辑关系实现，然后在sub_block中build leaf cell and optimized circuits in cell，从而实现top and bottom 的同时设计.
2. Basic hierarchical modeling: a module is the basic buliding block in verilog. 共有四个design level可以使用。behavioral level dataflow level gate level switch level.
3. Test bench include stimulus/monitor and design blocks,搭建仿真环境也要follow the design rules.
本次重点是了解一个verilog design的层次化结构是如何展开的，下节将会阐述作为 basic block 的 module framework是如何实现的.
标签：description,level,进击,design,Verilog,设计,HDL,block,verilog 来源： https://www.cnblogs.com/dcj-study/p/12148191.html
本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享； 2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关； 3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关； 4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除； 5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。