标签：语句 建模 嵌套 电路 verilog 寄存器 数据流 串行

建模方式

在这里插入图片描述

时延大，毛刺更容易别滤掉。

行为级建模

赋值语句和条件表达语句

initial（用在仿真与测试）初始化

在工程上风险比较大，常用复位的功能来做

always

@（posedge a）
@（a or b） 在信号之后任何一个改变都可以
@（a,b）

fork-join 主要用在测试与仿真

串行时相对延迟，并行是从零时刻开始的绝对延时。

阻塞与非阻塞 要放在begin end中，

与前面的语句并行做。

输出方程，输入方程，状态转移方程
数字电路都可以写成 ：
寄存器->组合电路->寄存器，决定电路快慢是组合电路的最大延迟决定的。提高电路的快慢，用流水线方式，把组合电路分成很多部分。

两个寄存器，分为两部分，更快。只有在行为语句，使用阻塞串行，才是真正的串行顺序。

让寄存器获得临时的优先级分配 force release更高优先级

在大型过程中，临时改变一个语句来测试。

只能赋值给reg型

iif 语句的嵌套

超过两三个的嵌套，不要再用if嵌套，用case

casez比较 0.1.x，对于z都认为是真
casex x，z都认为是真

如果没有default，没有值对应，信号就不变，在电路中是不允许的，所以必须要加default。

~翻转。

循环语句一般情况下不要用。

在硬件中，不需要有for定，使用计数器来定的。

如果只是表征的变量，而不是物理意义，是可以用的。

标签：语句,建模,嵌套,电路,verilog,寄存器,数据流,串行
来源： https://blog.csdn.net/weixin_41287916/article/details/100564899

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。