ICode9

精准搜索请尝试: 精确搜索
首页 > 其他分享> 文章详细

硬件设计:逻辑电平--LVDS

2019-08-29 22:02:18  阅读:322  来源: 互联网

标签:LVDS 差分 硬件 电平 信号 驱动器 高速


参考资料:关于LVDS电平

LVDS电平

PECL、LVDS和CML电平

高速数字逻辑电平(8)之LVDS

 

  LVDS(Low-Voltage Differential Signaling,低电压差分信号)是美国国家半导体于1994年提出的一种信号传输模式的电平标准,它采用极低的电压摆幅高速差动传输数据,可以实现点对点或者一点对多点的连接;LVDS技术规范有两个标准,即TIA(电讯工业联盟)/EIA(电子工业联盟)的ANSI/TIA/EIA-644标准与IEEE 1596.3标准,所以LVDS接口也称为RS-644接口。

一、LVDS工作原理

  LVDS的典型工作原理如图1所示,主要由驱动器和接收器两部分组成。LVDS的驱动器由驱动差分对和电流源组成,电流源的电流通常为3.5mA;LVDS的接收器具有很高的输入阻抗,因此驱动器输出的电流大部分都流过100Ω的电阻,并在接收器的输入端产生大约350mV的电压;当驱动器电平翻转时,流经电阻的电流方向被改变,因此在输出端产生相应的逻辑"1"和逻辑"0"状态。

图1 LVDS电平工作原理电路图

二、LVDS的优点

  2.1、高速传输能力

    LVDS技术的恒流源模式和低摆幅输出都意味着LVDS能高速驱动,实现信号的高速传输;ANSI/TIA/EIA-644标准推荐LVDS最高数据传输速率为655Mb/s和无失真通道上的理论极限速率为1.923Gb/s。

  2.2、低噪声/低电磁干扰

    众所周知,差分数据传输方式比单线数据传输对共模噪声有更强的抵抗能力,在两条差分信号线上,电流的方向、电压振幅相反,而接收器只关心两信号的差值,所以以共模形式耦合到差分线上的噪声能够被抵消,同时两条信号线周围的电磁场也相互抵消,因此差分信号传输比TTL单线信号传输的电磁辐射小得多;并且LVDS信号采用恒流源模式驱动,不容易产生振铃和切换尖峰信号,进一步降低了噪声。

  2.3、低功耗

    LVDS器件一般采用CMOS工艺实现,因此具有较低得静态功耗,而LVDS的负载(100Ω终端电阻)的功耗仅为1.2mW;同时LVDS采用恒流源模式驱动设计,极大地降低了频率成分对功耗的影响。

  2.4、低电压

    LVDS接口采用低压差分信号技术,其发送和接收不依赖于供电电压,因此LVDS能比较容易地应用于低电压系统中,如3.3V甚至2.5V,且保持同样的信号电平及性能。

三、LVDS应用模式

  1.单向点对点,这是典型的应用模式。

  2.双向点对点,能通过一对双绞线实现双向的半双工通信(在任意时刻差分信号仍然只能往一个方向传输数据),可以由标准的LVDS的驱动器和接收器构成,如图2所示;但更好的办法是采用总线LVDS驱动器,即BLVDS,这是为总线两端都接负载而设计的。

图2 双向LVDS电路

  3.多分支形式,即一个驱动器连接多个接收器。当有相同的数据要传送给多个负载时,可以采用这种应用形式。

  4.多点结构,此时多点总线支持多个驱动器,也可以采用BLVDS驱动器,它可以提供双向的半双工通信,但是在任一时刻,只有一个驱动器工作,因此发送的优先权和总线的仲裁协议都需要依据不同的应用场合,选用不同的软件协议和硬件方案。

四、LVDS信号布板注意事项(高速信号通用)

  1、采用多层板布局方式

  LVDS信号属于高速信号,布局时相邻层应为地层,以实现对LVDS信号进行屏蔽防止干扰。

  2、特征阻抗匹配

  LVDS信号的电压摆幅只有350mV,采用电流驱动的差分信号方式工作,为确保在传输线当中传播时不受反射信号的影响,LVDS信号要求传输线阻抗匹配,通常差分阻抗为(100±10)Ω,阻抗控制的好坏直接影响信号完整性及延迟。

  3、紧耦合原则

  在计算线宽和差分线间距时最好遵守紧耦合的原则,也就是差分对线间距小于或等于线宽;当两条差分信号线距离很近时,电流传输方向相反,其产生的磁场相互抵消,电场相互耦合,电磁辐射也要小得多。

  4、走短线、直线

  为确保信号的质量,LVDS差分对走线应该尽可能短而直,减少布线中的过孔数,避免差分对布线太长(同时布线太长也会占用更多的PCB板面积),出现太多的拐弯,拐弯处尽量用45°或者弧线,避免90°拐弯。

  5、不同差分线对间的处理

  对于不同差分线之间的间距要求间隔不能太少,至少应大于3~5倍差分对间距,必要时在不同的差分线对之间加地孔隔离以防止相互之间的串扰。

  6、高速信号应远离其他信号

  对高速信号和其他信号比如TTL信号,最好使用不同的走线层,如果因为设计限制必须使用同一层走线,应保证高速信号和其他信号的距离至少大于3~5倍差分线间距。

  7、高速信号尽量不跨平面分割

  高速信号跨分割部分的传输线会因为缺少参考平面而导致阻抗的不连续,从而引起信号反射等现象。

  8、匹配电阻的精度要求

  对于点到点的拓扑结构,走线的阻抗通常控制在100Ω,但匹配电阻可以根据实际的情况进行调整,电阻的精度最好是1%~2%,因为根据经验,10%的阻抗不匹配就会产生5%的反射(阻抗匹配知识可参考硬件设计--特性阻抗匹配详解)

标签:LVDS,差分,硬件,电平,信号,驱动器,高速
来源: https://www.cnblogs.com/wcat/p/11396803.html

本站声明: 1. iCode9 技术分享网(下文简称本站)提供的所有内容,仅供技术学习、探讨和分享;
2. 关于本站的所有留言、评论、转载及引用,纯属内容发起人的个人观点,与本站观点和立场无关;
3. 关于本站的所有言论和文字,纯属内容发起人的个人观点,与本站观点和立场无关;
4. 本站文章均是网友提供,不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属;如您发现该文章侵犯了您的权益,可联系我们第一时间进行删除;
5. 本站为非盈利性的个人网站,所有内容不会用来进行牟利,也不会利用任何形式的广告来间接获益,纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。

专注分享技术,共同学习,共同进步。侵权联系[81616952@qq.com]

Copyright (C)ICode9.com, All Rights Reserved.

ICode9版权所有