标签：语句 HDLBits 取反 边学 2.1 赋值 assign 边刷 out

1 开始

1.1 输出逻辑1

直接assign one = 1'b1 ，给output one赋值1'b1，表示1bit数值，b=二进制，o=八进制，d=十进制，h=十六进制

1.2 输出逻辑0 

可以直接提交，因为在Quartus中，输出端口默认赋值为0，但使用默认赋值使危险的，不推荐的

或者 assign zero = 1'b0;

2.Verilog语言

2.1 基础

2.1.1 简单电线

创建一个电线，即assign out = in 

2.1.2 四线

不同于编程语言，Verilog中的赋值语句不是串行，即并不是表示将a的值复制到b上，而是描述a b之间的连接关系，所以是并行

assign语句是具有方向性的，必须 assign output = input ，否则会报错

2.1.3 非门（反相器）

assign语句中取反操作有 ~（逐位取反）和 ！（逻辑取反），逻辑取反的结果只有一位，一般只用于单次时钟信号，逐位取反的结果位宽与输入信号相同

2.1.4 与门（AND）

out = a & b ; 即 out = a + b

2.1.5 或非门（NOR）

out = ~ ( a | b ) ; ab同时为 0 时，a | b = 0，其余 a | b = 1

2.1.6 异或非门/同或（XNOR）

相同为1，不同为0

assign out = ~(a ^ b) ;

assign out = a ^ ~b ;

assign out = a ~^ b) ;

标签：语句,HDLBits,取反,边学,2.1,赋值,assign,边刷,out
来源： https://www.cnblogs.com/LhTian/p/16608404.html

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。