首页 > 其他分享> 文章详细

RISC-V MCU 电源系统概述

2022-06-17 17:01:43 阅读：248 来源： 互联网

标签：供电引脚复位 RISC 电源 VBAT 概述 VDD MCU

1. 电源结构

CH32V307供电结构如下图所示：

通常CH32V307工作电压VDD的范围为 <Highlight color="#25c2a0">2.4V~3.6V </Highlight>，当使用ETH或USB时，工作电压VDD的范围为 <Highlight color="#25c2a0">3.0V~3.6V </Highlight>
内置电压调节器提供内核所需的1.5V电源。
VDDA和VSSA为模拟部分供电

:::tip

为了提高AD等模拟部分的精度，可以使用独立的电源为VDDA和VSSA供电。

CH32V307VCT6 LQFP100封装的VREF+ 和VREF- 引脚引出，用户可连接一个独立的参考电压用于ADC测量，参考电压范围：2.4V ≤ VREF+ ≤ VDDA。
其他封装的CH32V307的VREF+ 和VREF- 引脚未引出，在芯片内部与VDDA和VSSA相连。

:::

VBAT为后备电源引脚，当VDD断电时，掉电复位功能会自动切换VBAT为后备供电区域供电，用于维持RTC以及后备寄存器的内容。
- 当切换到VBAT供电时：
  - PC14和PC15只能用作LSE引脚
  - PC13可以作为TAMPER侵入检测引脚、RTC闹钟或秒输出
- 当VDD恢复供电稳定后，系统自动切换开关，后备区由VDD供电，此时PC13~PC15可以做为GPIO。因为模拟开关只能通过少量的电流，当用在输出时，速度必须限制在2MHz以下，最大负载电容为30pF，并且禁止用在持续输出和吸收电流的场合，比如LED驱动。

:::tip

如果没有使用外部电池为VBAT供电，VBAT引脚必须连接到VDD引脚上
电池到VBAT的连线要尽可能的短
在主电源VDD恢复供电过程中，内部VBAT 电源仍然通过对应的VBAT 引脚连在外部备用电源上，若 VDD在小于复位滞后时间 tRSTTEMPO 内就达到稳定，并且高于 VBAT的值 0.6V 以上，则有可能存在较短瞬间，电流通过 VDD 与 VBAT之间的二极管灌入 VBAT，进而通过 VBAT 引脚注入电池等后备电源，如果后备电源无法承受这样瞬时注入电流，建议在后备电源和VBAT 引脚之间加一只正向导通低压降二极管。

:::

2. 电源管理

2.1 上电复位和掉电复位

系统内部集成了上电复位POR 和掉电复位PDR 电路。

当芯片供电电压VDD 和VDDA 低于对应门限电压时，系统被相关电路复位，无需外置额外的复位电路。

上电门限电压 VPOR 和掉电门限电压 VPDR 的参数请参考对应的数据手册。

2.2 可编程电压监测器（PVD）

可编程电压监测器 PVD，主要被用于监控系统主电源的变化，与电源控制寄存器 PWR_CTLR 的PLS[2:0]所设置的门槛电压相比较，配合外部中断寄存器（EXTI）设置，可产生相关中断，以便及时通知系统进行数据保存等掉电前操作。

PVD详细配置参考。

3. 低功耗模式

微控制器目前提供了3 种低功耗模式，从处理器、外设、电压调节器等的工作差异上分为：

睡眠模式：内核停止运行，所有外设（包含内核私有外设）仍在运行
停止模式：停止所有时钟，唤醒后系统继续运行。
待机模式：停止所有时钟，唤醒后系统复位（电源复位）。

低功耗模式一览：

低功耗模式	进入方式	唤醒源	对时钟的影响	电压调节器
睡眠	WFI WFE	WFI：任意中断唤醒 WFE：唤醒事件唤醒	内核时钟关闭，其他时钟无影响	正常
停止	1) SLEEPDEEP置1 2) PDDS清0 3) WFI或WFE	任一外部中断/事件（在外部中断寄存器中设置） WKUP引脚上升沿	关闭HSE、HSI、PLL 和外设时钟	正常：LPDS=0 低功耗：LPDS=1
待机	1) SLEEPDEEP置1 2) PDDS置1 3) WFI或WFE	WKUP引脚上升沿 RTC闹钟事件 NRST引脚复位 IWDG复位注：任意外部中断/事件也可以唤醒系统，但唤醒后系统不复位	关闭HSE、HSI、PLL 和外设时钟	正常：LPDS=0 低功耗：LPDS=1

搜索

复制

标签：供电,引脚,复位,RISC,电源,VBAT,概述,VDD,MCU
来源： https://www.cnblogs.com/zxyy-/p/16386336.html