标签：SOC FPGA HPS Tree LW 参数 systemid qsys

SOC FPGA是在单一器件上集成有双核 ARM Cortex-A9 的硬核处理器和FPGA逻辑资源， 硬核HPS这一端与FPGA 通信的时候采用的是AXI 的总线： HPS-to-FPGA 和LW HPS-to-FPGA。

在设备树文件当中，systemid_qsys 这个组件的reg 有三个参数：

第二个地址参数是该组件在qsys里面定义的相对于总线LW HPS-to-FPGA的偏移， 第三个参数是基于该偏移地址映射虚拟地址时的范围。

那第一个参数是什么呢？

我们可以看到在设备树hps_0_bridges节点上的reg 给出了HPS-to-FPGA 和LW HPS-to-FPGA的基地址和映射范围。

hps_0_bridges作为父节点，这个节点里面还包括了PIO，systemid_qsys等组件。 因为systemid_qsys、PIO 等组件都是挂载在LW HPS-to-FPGA总线上的，systemid_qsys 这个组件的reg 的第一个参数0x00000001 代表选择父节点的第二个range也就是   LW_H2F，如果第一个参数是0x00000000 代表父节点第一个range也就是H2F。

标签：SOC,FPGA,HPS,Tree,LW,参数,systemid,qsys
来源： https://www.cnblogs.com/DoreenLiu/p/16202165.html

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。