PLL配置电路负责FPGA全局时钟的倍频或者分频，十分重要。FPGA的频率能运行多高，很大程度上取决于电源的纹波系数，以及PLL的电路设计（在器件特性范围内）。手册中要求VCCA必须有磁珠+电容滤波，纯净的电压才能保证PLL的性能。
在PCB设计中，器件必须按照原理图顺序从大到小排布，为了达到更高的主频，根据手册中的推荐，每一个器件都有各自独立的作用，不可省略。大部分开发板为了节约板材成本，甚至已经精简到2个0.1uF的陶瓷电容，尽管在低频领域没有太大问题，但是当提高主频时，由于设计简陋，势必无法达到更高频率。
标签：主频,电容,FPGA,器件,手册,电路,PLL 来源： https://www.cnblogs.com/rongchengjinhua/p/16142035.html
本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享； 2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关； 3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关； 4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除； 5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。