标签：语句 reverse .. 区别 module verilog generate out

generate-for只针对于module、reg、net、assign、always、parameter、function、initial、task等语句或者模块，而for只针对于非例化的循环。

generate-for语句：
1、generate-for语句必须用genvar关键字定义for的索引变量；
2、for的内容必须用begin end块包起来，哪怕只有一句；
3、begin end块必须起个名字

在开始仿真前，仿真器会对生成块中代码进行确立展开，展开后的仿真代码中生成变量genvar不复存在。

GENERATE-FOR循环语句

GENERATE-CONDITIONAL条件语句

 1 module top(
 2 input [9:0] in,
 3 output [9:0] out
 4 )
 5 genvar i
 6 generate
 7     for(i=0;i<10;i=i+1)
 8         begin: reverse
 9             assign out[i] = in[9-i];
10         end
11 endgenerate
12 
13 endmodule

引用时：reverse[0].out，reverse[1].out，reverse[2].out，，，，reverse[9].out。

其他：

1 generate
2     if ..
3     else ..
4 endgenerate

1 generate
2     case(N)
3     1: ..
4     2: ..
5     default: ..
6 endgenerate

for循环语句：

 1 module top(
 2 input [9:0] in,
 3 output [9:0] out
 4 )
 5 
 6 integer i;
 7 always@(*) begin
 8     for(i=0;i<10;i=i+1) begin: 
 9         out[i] = in[9-i];
10     end
11 end
12 
13 endmodule

————————————————
版权声明：本文为CSDN博主「无信号」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/weixin_43274923/article/details/107510142

标签：语句,reverse,..,区别,module,verilog,generate,out
来源： https://www.cnblogs.com/xlj233/p/15915935.html

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。