标签：reset clk always RTL verilog posedge 跳转 赋值

参数化设计


/************************************************************/
Latch锁存器(利用电平触发）

/************************************************************/
Flip-Flops（利用边沿触发）
D触发器
异步复位：
always@（posedge clk or negedge reset）
if(!reset)
q<=1’b0;

同步复位：
always@（posedge clk）
if（！reset）
q<=1’b0;
/***********************************************************************************/
状态机FSM

米利型

摩尔型

/*****************************************************************/
三段式fsm
第一段：状态跳转
第二段：跳转条件
第三段：状态输出

/*****************************************************************/
阻塞赋值和非阻塞赋值

标签：reset,clk,always,RTL,verilog,posedge,跳转,赋值
来源： https://blog.csdn.net/score_one/article/details/122662042

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。