标签：CORE FPGA IP FFT Vivado Xilinx

欢迎关注微信公众号：小鱼FPGA ，一起学习FPGA设计。

介绍Xilinx IP CORE的资料阅读以及结合官方给的TESTBENCH，通过功能仿真直观的了解IP核的驱动时序。

       本文以FFT IP的使用为例，并录制视频介绍。

       视频中的细节：

       1. Vivado工程创建

       2. IP CORE的添加

       3. Vivado的功能仿真

       4. IP 的user guide的阅读

       5. 定点化数在波形中转化成十进制小数显示

https://mp.weixin.qq.com/s/1TeuQuBGIEbSB-X_0KKnbg

标签：CORE,FPGA,IP,FFT,Vivado,Xilinx
来源： https://blog.csdn.net/qq_38306698/article/details/88075108

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。