标签：端口 DC 时序 timing Design 延时 report 后处理 Compiler

转载文章，来源出处 http://www.cnblogs.com/IClearner/ ，作者：IC_learner

============================================

概述

　　前面也讲了一些综合后的需要进行的一些工作，这里就集中讲一下DC完成综合了，产生了一些文件，我们就要查看它生成的网表和信息，下面就来介绍DC综合完成之后要进行哪些工作：

 　　　　　　　　　　　　　　　　　　

也就是说，DC一般完成综合后，主要生成.ddc、.def、.v和.sdc格式的文件（当然还有各种报告和log）

.sdc文件：标准延时约束文件：

 　　　　　　　　　　　　　　　　　　

里面都是一些约束，用来给后端的布局布线提供参考。

 

Scan_def.def文件：DFT、形式验证可能用到

 　　　　　　　　　　　　　　

里面包含的是一些扫描链的布局信息，需要注意的是，必须在生成ddc网表文件之前生成.def（也就先生成.def文件），以便将def文件包含在ddc文件中。

 

.sdf、.v文件：

标准延时格式和网表格式文件，用于后仿真。

 

下面是输出（生成）文件的一些命令：

 　　　　　　　　　   　　　

 

1.综合网表处理与生成

（1）综合网表的处理：

　　完成综合并通过时序等的分析后，我们需要把设计和约束以某种格式存储好，作为后端工具的输入。

　　把设计以VHDL或Verilog格式存档时，需要去掉或避免文件中有assign指令，因为该指令会使非Synopsys公司的工具在读入文件时产生问题。该指令也可能会在反标( back-annotation)流程中产生问题。此外，要保证网表中没有特别的字符。例如，写出网表时，有时网表中会有反斜线符号“\”，对于这个符号，不同的工具有不一样的理解。

·assign：

多端口连线(multiple port nets)会在网表中用assign指令表示，如下图所示：

 　　　　　　　　　　

上面的设计中有冗余的端口(包括内部端口，又称层次引脚)。如果我们将设计展开（flatten）, DC可能把它们优化掉，即去掉这些端口。但是如果我们不展开设计，将得到下面的结果:

　　　　Output   Reset_AluRegs，Latch_Instr,....

　　　　assign   Reset_AluRegs=Latch_Instr;

多端口连线，即一条连线连接多个端口，三种类型:直通连线(Feedthroughs)，即从输入端直接到输出端；连线驱动多个端口(也就是上面的那个情况)；常数连线驱动多个端口。

　　在默认的情况下，如遇到上述的情况，DC写出网表时，会在网表产生assign指令。如果设计中有多端口连线，应该在编译过程中将它们去掉。去掉多端口连线使用下面的命令:

　　set_fix_multiple_port_nets  -all  -buffer_constants  [get_designs  *]

 

·特殊符号：　　

　　特别字符是指除数字，字母或下划线以外的任何字符。当DC写出网表时，如果遇到信号Bus[31]，它会插入反斜线符号“\”，将其变为\BUS[31]。但是总线Bus[31:0」中的一个信号还用Bus[31]，没有用反斜线符号，也就是说设计里面可能会遇到即使用到了Bus[31]又用到Bus[31:0]这种情况（比如一组总线网A方向走，而同时又有这组总线的最高位充当某个控制信号）。这时方括弧不是名字的一部分，它们是位分隔符。这时候，同一个信号用了两种符号串表示（也就是Bus[31]和Bus[31:0]中的第31位是同一个信号，但是却有不同的字符串表示，这是不好的，一些工具可能解读出错）。最好的办法是把设计中的反斜线符号去掉，用有效的字符代替非有效(特别)的字符。

　　用change_names命令可将设计中的特别字符去掉。change_names命令的其中一选项是“-rules"，后面可跟用自定义的命名规则或Verilog命名规则。在DC中用define_name_rules命令来规定自定义的命名规则。例如我们可以用该命令来指定可以使用哪些字符，禁止使用哪些字符，名字的长度等。一般来说，Verilog命名规则可以处理几乎所有的特殊字符。

　　执行change_names命令后，它会把不允许使用的字符用允许使用的字符来代替。VHDL语言中，多维数组(multi-dimensionalarrays)使用方括弧作为字下标的分隔符(word subscript delimiters)。为了避免使用反斜线符号，先使用change_names命令把字下标的分隔符转换为下划线。如下所示：

 　　　　　　　　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　　

 

（2）相关文件的生成

　　经过处理之后的网表就可以生成了，除了了网表之外，我们还可以生成时序、面积报告等，相关命令如下所示：

 　　　　　　　　　　　　　  　

一个是生成.ddc文件，里面包含了很多信息。一个是生成.v的门级网表。一个是生成标准约束文件，以供后面进行布局布线提供参考。

　　最后，进行网表处理和生成文件的综合命令如下所示：

 　　　　　　　　　　　　　　　

 

 

　　　　　　　　　　　　　　　　　　　　

 

 　　　　　　　　　　　　　 　

 

 

2.时序检查与报告的生成

　　最后，我们要讲检查设计报告、连接设计报告、DC综合过程中的信息报告、时序检查报告、面积检查报告等进行生成，方便我们进行检查：

　　　　# Get report file

　　　　redirect   -tee   -file   ${REPORT_PATH}/check_design.txt      {check_design                    };

　　　　redirect   -tee   -file   ${REPORT_PATH}/check_timing.txt      {check_timing                    };

　　　　redirect   -tee   -file   ${REPORT_PATH}/report_constraint.txt {report_constraint -all_violators};

　　　　redirect   -tee   -file   ${REPORT_PATH}/check_setup.txt       {report_timing -delay_type  max  };

　　　　redirect   -tee   -file   ${REPORT_PATH}/check_hold.txt        {report_timing -delay_type  min  };

　　　　redirect   -tee   -file   ${REPORT_PATH}/report_area.txt       {report_area                     };

 这里使用的重定位的命令redirect，意思是将后面{}中命令的执行结果保存到文件中（命令的具体用法前面有讲到，也可以通过man redirect进行查看）

 

（1）时序报告的查看：

　　下面主要介绍时序报告的检测，毕竟timing is everything。关于时序报告的查看，前面也讲得很清楚了，这里再来具体讲述一下。　　

　　Design Compiler中，常用report_timing命令来报告设计的时序是否满足目标（Check_timing:检查约束是不是完整的，在综合之前查看，要注意不要与这个混淆）。

时间报告有四个主要部分：

·第一部分是路径信息部分，如下所示：

 　　　　　　　　　　　　　　　　　　　

主要报告了工作条件，使用的工艺库，时序路径的起点和终点，路径所属的时钟组，报告的信息是作建立或保持的检查，以及所用的线负载模型。

 

·第二部分是路径延迟部分，　　　　　　　　　　　　　　　　　　

　　这个路径延迟部分是DC计算得到的实际延迟信息；命令执行后，对于下图中的路径，得到的一些路径信息，有了单元名称（point），通过该单元的延时（Incr）,经过这个单元后路径的总延时等信息：

 　　　　　　　　　　　　　　　　

上图的解释：

　　路径的起点是上一级D触发器的的时钟端。

　　input external delay:(由于上一级D触发器的翻转(路径的起点也就这里)、芯片外部组合逻辑而经历的)输入延时约束（set_input_delay），也就是数据到达芯片的数据输入管脚的延时建模,这个延时是1ns;”r”表示上升延时，”f”表示下降延时

　　clock network delay(idle):时钟信号从芯片的端口到内部第一个寄存器的延时是0.5ns；

　　Data1(in):芯片输入端口到芯片内部真正数据输入端之间的线延时，是0.04ns。（可以认为是管脚的延时）

　　U2/y : 这里，前面0.12表示u2这个器件的翻转/传输延时，意思是从这个器件的数据输入端（包括连线），到输出端y的延时是0.12ns。后面的1.66的意思是从路径起点到u2的y输出的延时是1.66ns.

　　...

　　最后u4/D：这里就是终点了，D触发器的数据输入端；当然终点也可能是芯片的输出端口。

　　报告中，小数点后默认的位数是二，如果要增加有效数(字)，在用report_timing命令时，加上命令选项“-significant_digits"。报告中，Inc:是连线延迟和其后面的单元延迟相加的结果。如要分别报告连线延迟和单元延迟，在使用report_timing命令时，加上命令选项"-input_pins"。

 

·第三部分是路径要求部分，如下图所示：

 　　　　　　　　　　　　　　　　

这个路径要求部分是我们约束所要求的部分；值-0. 06从库中查出，其绝对值是寄存器的建立时间。值2.17为时间周期加上延时减去时钟偏斜值再减寄存器的建立时间(假设本例中的时钟周期是2 ns)。

 

·第四部分是时间总结部分，如下图所示：

 　　　　　　　　　　　　　　　　

DC得到实际数据到达的时间和我们要求的时间后，进行比较。数据要求2.17ns前到达（也就是数据延时要求不得大于2.17ns），DC经过计算得到实际到达时间是2.15ns，因此时序满足要求，也就是met，而不是时序违规（violation）。时间冗余(Timing margin)，又称slack，如果为正数或‘0'，表示满足时间目标。如果为负数，表示没有满足时间目标。这时，设计违反了约束(constraint violation)。

 

（2）timing_report的选项与debug

　　在进行静态时序分析时，report_timing是常用的一个命令，该命令有很多选项，如下所示（具体可以通过man进行查看）：

 　　　　　　　　　　　　　　　　

 

　　我们可用report_timing的结果来查看设计的时序是否收敛，即设计能否满足时序的要求。我们也可以用其结果来诊断设计中的时序问题，对于下面的报告，

 　　　　　　　　　　

外部的输入延迟为22 ns，对于时钟周期为30 ns的设计，显然是太大了。设计中，关键路径通过6个缓冲器，需要考虑这些缓冲器是否真的需要；OR单元的延迟为10. 72ns，似乎有问题。关键路径通过四个层次划分模块，从模块u_proc，经模块u_proc/u_dcl，经模块u_proc/u_ctl，到模块u_int。前面我们说过，DC在对整个电路做综合时，必须保留每个模块的端口。因此，逻辑综合不能穿越模块边界，相邻模块的组合逻辑并不能合并。这4个层次划分模块使得DC不能充分使用组合电路的优化算法对电路进行时序优化，是否考虑需要进行模块的重新划分。

 

（3）设计违规检查：

 　　　　　　　　　　　　　　

当然有时候并不是真正的设计违规，有可能是约束设计过紧，有可能是设计的输入延时太紧导致violation，比如前面那个实战中，综合得到的结果是可以满足要求的，但是由于约束不当而导致DC爆出违规。

 

（4）查看分组优化结果：

　　主要是查看路径分组之后，路径的时序情况是什么样的，如下所示：

 　　　　　　　　　　　　　　

 

本节的基本内容就是这样了，本节就没有什么实战之类了。

标签：端口,DC,时序,timing,Design,延时,report,后处理,Compiler
来源： https://blog.csdn.net/uiojhi/article/details/122238666

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。