标签：语句 wire 日常 output 时刻 reg 赋值

Questra sim用法

vsim

*。wif

vlog

vlib

wire与reg

assign语句，只有wire可用，直等号，输入输出都行，物理性质多一点，wire综合为线。

always语句，wire不可被赋值，只有reg的output类型可被赋值。reg物理综合为D触发器，或者逻辑门

clockblocking

input #1默认，采样上一个时间点的值

output #0默认，采用#0时刻。

#0时刻是在0时刻的最后时刻，当本时刻事情做完后，做#0部分的事情。

标签：语句,wire,日常,output,时刻,reg,赋值
来源： https://www.cnblogs.com/bai2022/p/15730731.html

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。