标签：异步 乒乓 buffer 笔试 电路 fifo 华为 海思 时钟

笔试

华为海思数字芯片的知识点覆盖较全，考查形式而言，全部都是单选和不定项选择，具体题目如下
单选
怎么通过（parent?）访问父类成员
时钟门控技术可以降低静态功耗吗
同一个PLL产生的时钟一定是同步时钟吗
Moore和mealy差异
乒乓buffer的作用
什么会影响最高工作频率
violation允许在异步打拍的第一级吗
fork join执行的规则逻辑（顺序）
同步时钟的定义
静态时序分析可以验证异步电路时序吗
hole time违例可以通过减少组合逻辑消除吗
SV调用$write可以自动在输出后换行吗
SV定义一个logic的变量可以表示Z和X态吗
异步乒乓buffer，地址编码用独热编码，异步fifo用二进制编码对吗？
不定项选择
verilog中属于4态数据类型的有什么
基于fpga和asis在设计中的差异有什么？
A时钟复位 B上下电 C频率clock Dmemory控制
异步电路的处理方式有什么？
A多bit格雷码 B多bitDMUX C乒乓buffer D打三拍
DFT一般增加的电路有什么？
A.JTAG B.BIST C.SCAN D.MBIST
always的时序和过程描述语句与initial相同吗？
快时钟域到慢时钟域的同步方式有什么？
A.DMUX B.双向握手 C.打三拍 D.异步fifo
多bit异步总线处理方式有什么？
A.DMUX B.寄存器打拍 C.异步fifo D.格雷码转换

一面

先问的成绩学校
代码撕的边沿检测电路

二面

一面未通过，结束在一面上

标签：异步,乒乓,buffer,笔试,电路,fifo,华为,海思,时钟
来源： https://blog.csdn.net/weixin_43698385/article/details/121744834

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。