标签：Bridge FPGA DDR PCIE IP AXI XDMA
网上大部分的教程都是围绕XDMA展开的,这里想介绍下AXI Bridge,关于几个IP核的区别，借用其他一个博主的回答：
问：PCIE DMA主要用来做什么？
答：PCIE DMA主要用来解决数据在FPGA和PC之间高速通信的问题
问：学习PCIe，应该从什么地方起步？
答：分研究型和应用型，研究型从XAPP1052起步，应用型从XDMA起步
问：XILINX提供了三种PCIE IP核，各有什么区别？
答：第一种 7 Series Integrated Block for PCI Express，这个是最基础的PCIE硬核，实现的是PCIE的物理层、链路层和事务层，提供给用户的是以AXIS接口定义的TLP包。用户如果要往PC发数据，就要在逻辑端组好MEM_WR事务包送到AXIS接口上，同样要从PC获取数据，就要发送MEM_RD事务包，然后获取到COMPLETE事务包，再从COMPLETE事务包中提取出数据。要用这个IP核，需要对PCIE协议有清楚的理解，如果你只是想用PCIE传输数据，又不想去深究协议，那么建议您使用其余两个IP核。第二种 AXI Memory Mapped To PCI Express，这个是本人最喜欢用的PCIE IP核，它的作用就是一座桥，一座FPGA端直通上位机内存的桥，用户如需读写上位机内存空间，只需要操作这个IP核的S_AXI接口，就可以像读写普通AXI接口的BRAM/DDR一样读写上位机内存，对于采集卡而言，FPGA收到AD数据后，只需要根据上位机配下来的写内存地址寄存器，就可以将数据以 AXI Memory接口标准发往上位机，然后产生中断让CPU从相应内存地址去取数据就好了，这种IP就省却了组事务层包的烦恼，你只要把数据发上去就好了，组包的事IP会解决。第三种 DMA/Bridge Subsystem for PCI Express (PCIe)，俗称XDMA，这个IP核更狠，不但把事务层的组包解包做了，还把DMA的事也一块儿做了，俗称傻瓜式PCIe传输，为了彻底解放逻辑工程师，它甚至把PC端的驱动都帮你写好了，一经推出就是受到了广大FPGA工程师的欢迎。
问：XDMA那么好用，它有什么局限吗？
答：XDMA是好用，但却是把双刃剑，使用过的工程师会发现这个XDMA只有M_AXI接口，没有像上述第二个PCIE IP一样的S_AXI接口，这说明什么问题？说明所有的PCIE读写请求只能由上位机发起！FPGA端无法主动发起读写请求。有人问为啥要做成这样，我认为可能是为了系统稳定，控制权必须牢牢掌握在官方驱动手里。要是任由FPGA主动访问内存，分分钟就死机了。又有同学问，为啥AXI Memory Mapped To PCI Express这个IP核可以由FPGA主动发起读写请求，那是因为用这个IP的人都是自己写驱动的，这些高级玩家不会傻到把不能访问的地址空间分配给FPGA。
问：XDMA的效率怎么样？
答：XDMA效率其实还可以，实测传输带宽大约在满带宽的70%-80%左右。
问：XDMA官方驱动好用吗？
答：BUG有一些，但基本可用。本人试用过16 17 18三个版本的驱动，目前相对稳定的是18版本。Linux驱动主要问题在中断处理上，硬件触发了中断，驱动也进了中断服务程序，但进去后却找不到对应的用户中断，所以需要在硬件端增加中断持续时间，本人给出的建议是一直拉着中断直到上位机识别到用户中断后，通过写寄存器来清中断。还有不要听信用户手册上的建议，用AXI_LITE接口来配置用户侧的寄存器，因为驱动上这个接口读写延迟非常不稳定，亲测从几微秒到几毫秒都有！建议使用BYPASS接口来配置寄存器。WIN驱动上bug就更多了，网上随便一搜就能搜到。本人稍微改动了一些代码，目前在MM模式下读写效率还是可以的，也在70%-80%。
问：XDMA可以用来做高速数据采集卡吗？
答：可以，但有较多限制。首先需要有高速的板载DDR，最好上DDR4，因为数据需要先进到板载DDR做缓存，然后触发中断，让CPU发起DMA读请求，把数据从板载DDR读到上位机内存。如果是连续数据采集，意味着FPGA要不间断得写DDR，同时PC也在不间断得读DDR，试想250M时钟128位宽的采样数据，进DDR的速率是4GB/s,出DDR的速率是4GB/s,同时读写也就是要达到8GB/s的吞吐率，请问你的板载DDR准备好了吗？其次CPU不能太烂，因为是高速采集卡，数据不间断采集的时候中断是很频繁的，CPU要是中断处理不过来会很麻烦，而且CPU要是不行，后端数据来不及处理，那么在FPGA板载DDR的地方就会出现进数据快，出数据慢的问题，丢数据就在所难免。最后FPGA器件等级也很重要，器件等级越高，XDMA支持的PCIe传输带宽就越大，目前最高16x gen3，传输带宽越大，CPU就能更快得把数据从板载DDR中取走，避免数据覆盖。目前本人在KC705开发板上可以做到2.5GB/s连续采集，基本可以满足大部分高速采集卡传输需求。
下面介绍下AXI Bridge IP核设置
要想实现和PC内存读写可以直接通过S_AXI接口就可以读写PC的内存了，也就是实现AXI4协议即可，M_AXI可以用于和PC进行BAR的简单读写，我这里将M_AXI转为AXI_LITE协议即可。
这里先通过AXI将数据写入PC内存，然后读回进行对比，测试发现功能可实现，接下来添加中断 完成最终数据传输
标签：Bridge,FPGA,DDR,PCIE,IP,AXI,XDMA 来源： https://blog.csdn.net/jingjiankai5228/article/details/121458686
本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享； 2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关； 3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关； 4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除； 5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。