标签：led FPGA -- signal 端口 key 100 out

设计流程：

module LED(a,b,key_in,led_out);

	input a;//输入端口a
	input b;//输入端口b
	
	input key_in;//按键输入，实现输入通道的选择
	
	output led_out;//led控制端口
	
	//当key_in==0，led_out==a
	assign led_out = (key_in == 0)? a : b;
	
	
	
endmodule

仿真文件（textbench） 

`timescale 1ns/1ps//仿真延时，仿真精度

module LED_tb;//表示此为testbench文件，仿真对象为LED

   //激励信号定义，对应连结到待检测模块输入端口
	reg signal_a;
	reg signal_b;
	reg signal_c;
	
	//待检测信号定义，对应链接到待检测模块输出端口
	wire led;
	
	//例化测试模块
	LED led_text0(//类似于调用C语言中的函数
	.a(signal_a),
	.b(signal_b),
	.key_in(signal_c),
	.led_out(led)
	);
	
	//产生激励
	initial begin	//定义一个激励信号源
		signal_a = 0; signal_b = 0; signal_c = 0;
		#1000;//延时时间，由开始定义延时100ns 
		signal_a = 0; signal_b = 0; signal_c = 1;
		#100;
		signal_a = 0; signal_b = 1; signal_c = 0;
		#100;
		signal_a = 1; signal_b = 0; signal_c = 0;
		#100;
		signal_a = 0; signal_b = 1; signal_c = 1;
		#100;
		signal_a = 1; signal_b = 0; signal_c = 0;
		#100;
		signal_a = 1; signal_b = 0; signal_c = 1;
		#100;
		signal_a = 1; signal_b = 1; signal_c = 1;
		#200;
		$stop;//停止仿真
	end
		
		
		

endmodule 

标签：led,FPGA,--,signal,端口,key,100,out
来源： https://blog.csdn.net/whurrican/article/details/121268860

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。