标签：尽头 逻辑 LE LUT FPGA 基本原理 Register 可编程

FPGA基本原理

FPGA基本可编程单元的配置是一个寄存器和一个查找表，但是不同的厂商的寄存器和查找表的内部结构有一定的差异，而且寄存器和查找表的组合模式也不相同。

一般来说，将1个Register与一个LUT（Look-up-table）组合起来，称为1个LE（Logic Element ）或者LC（Logic Cell）,逻辑单元。

• Lattice的底层逻辑单元叫做PFU（Programmable Function Unit，可编程功能单元），它由8个LE构成，每两个LE被称为Slice；

• Xilinx的可编程单元叫Slice，它是由上下两个LC构成；

• Altera某些FPGA将10个LE组合起来，称为逻辑阵列模块（LAB，Logic Array Block）。

不论PFU、Slice还是LAB，他们中除了LE外，还配有进位链、控制信号、局部互联线资源、级联链等连线与控制资源，从而通过组合完成复杂的组合和时序逻辑。

上图为FPGA基本可编程简化图，实现下面四种功能

1. 信号直连
2. 只使用LUT，实现组合逻辑
3. 只使用Register，实现信号打拍
4. 使用LUT和Register，实现时序逻辑
   使用LUT和Register，实现时序逻辑

标签：尽头,逻辑,LE,LUT,FPGA,基本原理,Register,可编程
来源： https://blog.csdn.net/ZipingPan/article/details/121074115

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。