标签：begin end Fre FPGA always negedge Conditional rst operand

关于Error (10200): Verilog HDL Conditional Statement error at test.v(43): cannot match operand(s) in the condition to the corresponding edges in the enclosing event control of the always construct问题

代码1如下：
always @(posedge clk or negedge rst )
begin
if(!rst)
Num<=8’d0;
else
begin
if(Num<8’d255)
Num<=Num+8’d1;

	else
	Num<=8'd0;
end	

end

always @(posedge clk or negedge rst )
begin
if(!rst)
cnt<=4’d0;
else
begin
if(cnt==4’d15)begin
Fre<=~Fre;
cnt<=4’d0;
end
else
cnt<=cnt+4’d1;
end
end

always @(posedge Fre or negedge rst)
begin
if(Fre)
DOUT<=Num;
end
编译正常，仿真波形如下：

代码2如下：
always @(posedge clk or negedge rst )
begin
if(!rst)
Num<=8’d0;
else
begin
if(Num<8’d255)
Num<=Num+8’d1;

	else
	Num<=8'd0;
end	

end

always @(posedge clk or negedge rst )
begin
if(!rst)
cnt<=4’d0;
else
begin
if(cnt==4’d15)begin
Fre<=~Fre;
cnt<=4’d0;
end
else
cnt<=cnt+4’d1;
end
end

always @(negedge Fre or negedge rst)
begin
if(!Fre)
DOUT<=Num;
end
编译正常，仿真波形如下：

代码3如下、
always @(posedge Fre or negedge rst)
begin
if(!Fre)
DOUT<=Num;
end
编译错误；

代码4如下：
always @(negedge Fre or negedge rst)
begin
if(Fre)
DOUT<=Num;
end
编译错误；

触发信号边沿条件需与条件语句对应；

标签：begin,end,Fre,FPGA,always,negedge,Conditional,rst,operand
来源： https://blog.csdn.net/xwqitian/article/details/119908749

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。