标签：分频 HSE PLLCLK 锁相环 STM32 源自 浅析 时钟

基于STM32F429

四个源sources

        HSI：高速内部时钟

        HSE：高速外部时钟

        LSI：低速内部时钟

        LSE：低速外部时钟

源的衍生generation

        MainPLL：源自HSI/2或HSE的倍频

        PLLCLK：(主)锁相环时钟，源自MainPLL

 

        SYSCLK：系统时钟，源自HSI或HSE或PLLCLK

        HCLK：AHB时钟，源自SYSCLK的分频

        PCLK1：APB1时钟，源自HCLK的高速分频，挂接高速外设

        PCLK2：APB2时钟，源自HCLK的低速分频，挂接低速外设

 

        RTC：实时时钟，源自HSE的分频或LSE或LSI

        IWDG：看门狗时钟，源自LSI

 

        PLLI2S：与主锁相环同源

        PLLI2SQCLK：(I2S)锁相环时钟，源自PLLI2S_R

        I2SClock：I2S时钟，源自PPLI2SQCLK分频或外部时钟

 

        PLLSAI：与主锁相环同源

        PLLSAIQCLK：(SAI)锁相环时钟，源自PLLSAI_Q

        SAI-A/B Clock：SAI时钟，源自PLLI2S(_Q)CLK分频或PLLSAIQCLK分频或外部时钟

        

        PLLLCDCLK：LCD时钟，源自PLLSAI_R

        LCD-TFT Clock：LCD-TFT时钟，源自PLLLCKCLK

 

        MCO1：时钟信号输出，源自SYSCLK/PLLI2SCLK/HSE/PLLCLK的分频

        MCO2：时钟信号输出，源自HSE/HSI/LSE/PLLCLK的分频

图graph

 

标签：分频,HSE,PLLCLK,锁相环,STM32,源自,浅析,时钟
来源： https://www.cnblogs.com/ZYQS/p/15008991.html

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。