标签：FPGA Yn 流程 验证 A0n data assign A2n dis

一，实验目的：
（1）基本掌握建模语句；
（2）理解FPGA在设计流程中的作用；
（3）熟悉FPGA设计流程。
二.实验涉及语法
（1）第二章的门级语法；
（2）第三章的数据流语法
步骤：
1.建立工程
（1）打开QUARTUSII软件，在菜单栏中点击【file】-【project wizard】，会弹出工程设置对话框，工程名和新建顶层模块名字一定一样并且和module名称一样。如下图所示：

（2）接下来要选择器件类型，要更具开发板使用的FPGA来选择，本实验中选择的是Cyclone IVE器件族中的29C7芯片，选择下一步继续后，可以继续选择其他EDA工具的设置。在这里就要在simulation中选择modelsim工具；
2.设计编译
（1）在【file】菜单中选择【new】，选择verilog hdl文件，建立一个新的设计文件，然后把3-8译码器代码复制到文件中，保存文件后，找到上方快捷键【StartAnalysis&Synthesis】点击完成分析和综合步骤，如下图：


3.管脚配置
（1）软件运行结束后，就能够生成3-8译码器的逻辑结构，选择菜单栏中的【assignments】-【pin planner】，会弹出管脚分配窗口，在【location】一栏中选择需要的管脚名称即可如下图：

然后A的三个输入端就连接到SW2-SW0三个开关，其他的管脚对应的说明都可以在开发板操作中找到
(2)管脚配置完成后，依然在快捷键工具栏中选择【Start Complain】运行没有问题之后就可以往下走；

4.下载并且观察
在快捷键中选择【programmer】-【Hardware Setup】下拉选项中的【USB-Blaster】添加设备
添加成功后就可以使用开发板验证实际电路功能了
代码如下：
module decoder3x8(Yn,S1,S2n,S3n,A);
input S1,S2n,S3n;
input [2:0] A;
output [7:0] Yn;

wire S2,S3;
wire A0n,A1n,A2n;

assign S2=~S2n;
assign S3=~S3n;
assign S=S1&S2&S3;

assign A0n=~A[0];
assign A1n=~A[1];
assign A2n=~A[2];

assign Yn[0]=~(A0n & A1n & A2n & S);
assign Yn[1]=~(A[0] & A1n & A2n & S);
assign Yn[2]=~(A0n & A[1] & A2n & S);
assign Yn[3]=~(A[0] & A[1] & A2n & S);
assign Yn[4]=~(A0n & A1n & A[2] & S);
assign Yn[5]=~(A[0] & A1n & A[2] & S);
assign Yn[6]=~(A0n & A[1] & A[2] & S);
assign Yn[7]=~(A[0] & A[1] & A[2] & S);

endmodule
到此就结束了所有的步骤

标签：FPGA,Yn,流程,验证,A0n,data,assign,A2n,dis
来源： https://blog.csdn.net/jdhsklhd/article/details/118269933

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。