ICode9

精准搜索请尝试: 精确搜索
  • Verilog编译指令2022-08-14 16:01:42

    编译指令 编译指令(Compiler directive)能够让仿真器和综合工具执行一些特殊的操作。特点: 以`(重音符号)为前缀 从处理位置一直保持有效,除非被其他指令覆盖或者取消 `resetall指令将所有编译指令复位成默认值 主要的编译指令: celldefine和endcelldefine: 用于将模块标记为单

专注分享技术,共同学习,共同进步。侵权联系[81616952@qq.com]

Copyright (C)ICode9.com, All Rights Reserved.

ICode9版权所有