ICode9

精准搜索请尝试: 精确搜索
  • 1.PCIe扫盲——PCIe简介2019-07-12 21:07:13

    转载原文链接:http://blog.chinaaet.com/justlxy/p/5100053066 PCI-Express是继ISA和PCI总线之后的第三代I/O总线,即3GIO。 由Intel在2001年的IDF上提出,由PCI-SIG(PCI特殊兴趣组织)认证发布后才改名为“PCI-Express”。它的主要优势就是数据传输速率高,另外还有抗干扰能力强,传输距离

  • 2.PCIe扫盲——PCI总线基本概念2019-07-12 21:05:54

    转载原文链接:http://blog.chinaaet.com/justlxy/p/5100053077 PCI是Peripheral Component Interconnect(外设部件互连标准)的缩写,它曾经是个人电脑中使用最为广泛的接口,几乎所有的主板产品上都带有这种插槽。目前该总线已经逐渐被PCI Express总线所取代。 PCI即Peripheral Comp

  • PCIe扫盲——Power Management概述(二)——链路唤醒与PME产生2019-07-08 09:41:02

    转载地址:http://blog.chinaaet.com/justlxy/p/5100061891 链路唤醒机制可以让处于非D0状态的Endpoint,通过唤醒来请求Root(软件层)让其返回D0状态。PCIe PM的软件层和PCI PM是兼容的,尽管其硬件实现方式并非完全相同。PCI PM的唤醒机制是通过一个边带信号来实现的,而PCIe PM还支持一

  • PCIe扫盲——PCIe卡Spec(CEM)导读2019-07-08 09:40:12

    转载地址:http://blog.chinaaet.com/justlxy/p/5100061925 前面的文章介绍过,PCIe总线除了有Base Spec,还有关于PCIe卡的Spec(又称为CEM Spec,全称为PCI Express Card Electromechanical Specification)。该Spec主要内容包括辅助信号(Auxiliary Signals)、热插拔(Add-in Card Hot Insert

  • 带你认识SATA、mSATA 、PCIe和M.2四种接口2019-07-05 17:00:29

    http://mst.zol.com.cn/615/6150989.html        犹记得当年Windows7系统体验指数中,那5.9分磁盘分数,在其余四项的7.9分面前,似乎已经告诉我们机械硬盘注定被时代淘汰。势如破竹的SSD固态硬盘,彻底打破了温彻斯特结构的机械硬盘多年来在电脑硬件领域的统治。SSD数倍于HDD机械硬盘

  • PCIe扫盲——中断机制介绍(MSI)2019-07-05 10:07:12

    转载地址:http://blog.chinaaet.com/justlxy/p/5100057842 前面的文章中介绍过,MSI本质上是一种Memory Write,和PCIe总线中的Message概念半毛钱关系都没有。并且,MSI的Data Payload也是固定的,始终为1DW。 由于MSI也是从PCI总线继承而来的,因此MSI相关的寄存器也存在于配置空间中的PC

  • PCIe扫盲——TLP路由之ID Routing2019-07-01 10:52:57

    转载地址:http://blog.chinaaet.com/justlxy/p/5100053324 ID 路由(ID Routing)有的时候也被称为BDF路由,即采用Bus Number、Device Number和Function Number来确定目标设备的位置。这是一种兼容PCI和PCI-X总线协议的路由方式,主要用于配置请求(Configuration Request)的路由,在PCIe总

  • PCIe扫盲——TLP路由之Address Routing2019-07-01 10:52:07

    转载地址:http://blog.chinaaet.com/justlxy/p/5100053325 地址路由(Address Routing)的地址包括IO和Memory。对于Memory请求来说,32bit的地址使用3DW的Header,64bit的地址使用4DW的Header。而IO请求则只能使用32bit的地址,即只能使用3DW的Header。 注:再次强调,IO请求是为了兼容早期的

  • PCIe扫盲——TLP路由之Implicit Routing2019-07-01 10:51:46

    转载地址:http://blog.chinaaet.com/justlxy/p/5100053326 模糊路由(Implicit Routing,又译为隐式路由)只能用于Message的路由。前面的文章中多次提到过,PCIe总线相对于PCI总线的一大改进便是消除了大量的边带信号,这正是通过Message的机制来实现的。 PCIe定义的Message主要有以下几

  • PCIe扫盲——BDF与配置空间2019-07-01 09:51:35

    转载地址:http://blog.chinaaet.com/justlxy/p/5100053262 前面的文章中介绍过,每一个PCIe设备可以只有一个功能(Function),即Fun0。也可以拥有最多8个功能,即多功能设备(Multi-Fun)。不管这个PCIe设备拥有多少个功能,其每一个功能都有一个唯一独立的配置空间(Configuration Space)与之对

  • PCIe扫盲——配置空间的读写机制2019-07-01 09:51:13

    转载地址:http://blog.chinaaet.com/justlxy/p/5100053318 需要特别注意的是,PCIe的Spec中明确规定只有Root有权限发起配置请求(Originate Configuration Requests),也就是说PCIe系统里面的其他设备是不允许去配置其他设备的配置空间的,即peer-to-peer的配置请求是不允许的。并且配置

  • AMD X590芯片组曝光:定位高于X570主板2019-06-16 18:49:03

    随着AMD锐龙3000系列处理器的发布,同步公布的X570芯片组首次为消费级平台带来PCIe 4.0支持,有望推动PCIe 4.0技术在显卡、存储、网络等方面的应用。AMD为第三代锐龙处理器和X570芯片组提供总计44条的PCIe 4.0通道,其中36条可用。X570芯片组提供16条、锐龙3000处理器提供24条。

  • PCIe物理层逻辑部分基础(二)2019-06-12 17:54:08

      Mux会对来自数据链路层的数据(TLP&DLLP)插入一些控制字符,如下图所示。这些控制字符只用于物理层之间的传输,接收端的设备的物理层接收到这些数据后,会将这些控制字符去除,在往上传到其数据链路层。  当然,除了STP、SDP和END之外,还有一些其他的控制字符,如EDB(前面的文章详细介绍过)、SK

  • PCIe物理层逻辑部分基础2019-06-12 11:01:47

    PCIe的Layer结构图   PCIe中的物理层主要完成编解码(8b/10b for Gen1&Gen2,128b/130b for Gen3 and later)、扰码与解扰码、串并转换、差分发送与接收、链路训练等功能。其中链路训练主要通过物理层包Ordered Sets来实现。 PCIe Spec将物理层分为两个部分——逻辑子层和电气子层,如下

  • pcie 万兆网卡2019-06-11 11:57:27

    pcie接口是一种高速串行计算机扩展总线标准,是高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽,不共享总线带宽,是替代旧的PCI,PCI-X和AGP总线标准的,主要支持主动电源管理,错误报告,端对端的可靠性传输,热插拔以及服务质量(QOS)等功能。 PCIE接口的优势: 相对于传统PCI总线在

  • A Full Hardware Guide to Deep Learning深度学习电脑配置2019-06-10 10:04:41

    python信用评分卡(附代码,博主录制) https://study.163.com/course/introduction.htm?courseId=1005214003&utm_campaign=commission&utm_source=cp-400000000398149&utm_medium=share https://timdettmers.com/2018/12/16/deep-learning-hardware-guide/ Deep Learning is

  • computer2019-06-07 21:48:54

    目录 主板篇      PCIe通道      PCIe规范      更多主板参数      主板的选择  硬盘篇      SATA简介      SATA标准      SSD      NVMe协议和M.2接口  内存篇      DDR内存      显存 GDDR  USB篇      USB OTG      USB-H

  • 基于LS1046A的边缘计算之人脸识别方案2019-06-06 14:55:59

      随着越来越多的智能设备出现,从数据的获取到数据的处理到深度学习,必须要在信息当中进行挖掘。信息爆炸,设备不堪重负,边缘计算应运而生。而未来数据的产生速度会逐步超过存储能力。在未来的5-10年,边缘计算比数据中心的统一计算更为重要。   边缘计算将改变物联网(IoT),就像云计算

  • pcie 万兆网卡光口推荐2019-06-05 15:55:42

    pcie接口是一种高速串行计算机扩展总线标准,是高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽,不共享总线带宽,是替代旧的PCI,PCI-X和AGP总线标准的,主要支持主动电源管理,错误报告,端对端的可靠性传输,热插拔以及服务质量(QOS)等功能。PCIE接口的优势:相对于传统PCI总线在单

  • 影驰一口气发布四款SSD固态硬盘产品2019-04-13 13:51:47

    3月23日,影驰一口气发布了四款不同规格、级别的SSD固态硬盘产品,包括一款PCIe和三款M.2,高端主流全覆盖。 “HOF PCIe AIC RGB”定位最高,是新一代名人堂旗舰级产品,沿袭家族设计语言通体纯白,搭配闪电形状的凹凸线条,视觉上更具层次感,同时呈现出柔和细腻的质感。 它还加入了RGB灯效,配合

  • 传输速率和可用带宽(吞吐量)计算2019-04-06 21:50:09

    我们来看看PCI Express的几个版本的传输速率和可用带宽的对应关系。 传输速率为每秒传输量GT/s,而不是每秒位数Gbps,因为传输量包括不提供额外吞吐量的开销位; 比如 PCIe 1.x和PCIe 2.x使用8b / 10b编码方案,导致占用了20% (2/10)的原始信道带宽。 GT/s: Giga transation per second (千兆

  • PCIe link up bug 分析2019-04-05 10:55:02

    Xilinx两块开发版PCIe link up时间相差很大,Virtex-6开发版PCIe link up时间超过60ms,而Virtex-7 PCIe link up时间只有~25ms.   分析过程: 1. 对比Virtex-6和Virtex-7两块开发板上电过程的LTSSM状态机。 首先看一下,Virtex-6开发版的LTSSM状态机,发现在多了一次Polling->Dectect的转换

  • 基于PCIe的通用信号处理板PCIe-KU040-FMC2019-04-01 18:55:55

    PCIe-KU040-FMC板卡是一款PCIe标准的信号处理载板,板上采用1片Xilinx XCKU040 FPGA。FPGA可支持最高4GB容量的 SODIMM,支持1个FMC接口,支持1个8X PCIe3.0接口。该板卡可以独立或者搭配FMC标准子卡工作,如ADC采集子卡、DAC回放子卡、光纤接口子卡等。该板卡可独立或者插入PC机、服务

  • PCIe之DMA(转)2019-03-29 13:51:11

    ---------------------  作者:kjfureone  来源:CSDN  原文:https://blog.csdn.net/KjfureOne/article/details/51842399  版权声明:本文为博主原创文章,转载请附上博文链接!  DMA概念 DMA的英文拼写是“Direct Memory Access”,汉语的意思就是直接内存访问。  内存与内存(外设)交换

  • Hi3559AV100平台PCIE硬盘STAT驱动调试2019-03-25 15:50:42

    1、内核支持PCIE 2、编译所需驱动 进去目录/osdrv/components/pcie_mcc/pcie_mcc/ 修改Makefile 编译报错如下: osdrv/components/pcie_mcc/pcie_mcc/mcc_core/drv/pci_proto_init_v1.c:68:14: error: conflicting types for ‘shm_phys_addr’  unsigned int shm_phys_addr

专注分享技术,共同学习,共同进步。侵权联系[81616952@qq.com]

Copyright (C)ICode9.com, All Rights Reserved.

ICode9版权所有