UVM tb architecture TestBench 顶部是模块,它连接 DUT 和 Verification 环境组件。 典型的 Testbench_top 包含: DUT instance interface instance run_test() method virtual interface set config_db clock and reset generation logic wave dump logic module tbench_top;
专注分享技术,共同学习,共同进步。侵权联系[81616952@qq.com]
Copyright (C)ICode9.com, All Rights Reserved.
ICode9版权所有