标签：语言 验证 Universal SV V0 UVM 方法学

SystemVerilog是IEEE 1364-2005 Verilog标准的扩展。此扩展既包含了用来实现可综合设计的设计语言特性，也包含了用来对大型设计做验证的验证语言特性。

硬件描述验证语言（HDVL，Hardware Description and VerificationLanguage) 。接口(interface)，面向对象特性(class & package)，约束随机(constrained random，线程控制和通信(process control and communication)，功能覆盖率(function coverage)，外部语言编程接口(Direct Programming Interface），断言(assertion)

SV完成了底层验证语言的相统一，而上层高级验证方法学的统一则由UVM（Universal Verification Methodology）完成。

UVM中的Universal(通用）的含义代表的是该方法学可以适用于大多数的验证项目，而它自身提供的基础类库和验证结构可以让具有不同软件编程经验的验证工程师能够快速构建起一个结构可靠的验证框架。

标签：语言,验证,Universal,SV,V0,UVM,方法学
来源： https://blog.csdn.net/weixin_44126799/article/details/116380509

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。