标签：always 差异 列表 关键字 Verilog 版本 设计

Verilog 不同版本的差异

下图是Verilog各个阶段的关键字列表。通过这个列表，应当体会到为什么添加这些额外的关键字，以及背后隐藏的出发点。

不同版本举例

例如Verilog-2001中的signed types就是针对Verilog-1995不能自然表达有符号数的运算而添加的；

而Verilog-2005中的$clog2系统函数就是为了方便计算数据位宽，避免位浪费，同时有保持IP的灵活性而设计的；

而SystemVerilog中的always_comb/always_ff就是针对always不能清除区分寄存器和组合电路而设计的。

参考

本文主要内容来自《通信IC设计》，仅用于学习参考。

2021-04-08.

标签：always,差异,列表,关键字,Verilog,版本,设计
来源： https://blog.csdn.net/sinat_31206523/article/details/115532356

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。