整个芯片中时钟信号到达各级电路的时间差即为时钟偏移
短路径问题:即逻辑单元速度快,输出数据比时钟传播到下个逻辑单元还要快,就会造成数据丢失逻辑功能出错。
- 解决方法:
- 人为添加布线延迟,pcb上即是等长绕线。
- 时钟反转,在发送寄存器上使用加了传输门的时钟,在接收寄存器上直接使用时钟,使得后者更早触发。对于约翰逊计数器和现行反馈以为寄存拿起没有作用
- 交替使用一个时钟不同沿或者交替使用不同相位的时钟
- 行波时钟结构,每一个触发器的输出驱动下一个触发器的时钟
- 平衡线路长度,也就是布线等长
标签:触发器,逻辑,偏移,寄存器,布线,2.7,时钟 来源: https://blog.csdn.net/m0_38053897/article/details/111242404
本站声明: 1. iCode9 技术分享网(下文简称本站)提供的所有内容,仅供技术学习、探讨和分享; 2. 关于本站的所有留言、评论、转载及引用,纯属内容发起人的个人观点,与本站观点和立场无关; 3. 关于本站的所有言论和文字,纯属内容发起人的个人观点,与本站观点和立场无关; 4. 本站文章均是网友提供,不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属;如您发现该文章侵犯了您的权益,可联系我们第一时间进行删除; 5. 本站为非盈利性的个人网站,所有内容不会用来进行牟利,也不会利用任何形式的广告来间接获益,纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。