标签：题目 复习 Cache 地址 指令 期末 答案 解析 字节

1. 假定基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU时间，其余为I/O时间。若CPU速度提高50%，I/O速度不变，则运行基准程序A所消耗的时间是
   A. 55秒 B. 60秒
   C. 65秒 D. 70秒

答案解析：假设提高速度后CPU消耗的时间为X秒，之前CPU的速度为v，则提高后为1.5v；
CPU执行的指令条数不变，所以有 90 × V=X×1.5V，则 X=60，再加上I/O时间，共70秒。

2. 一个C语言程序在一台32位机器上运行。程序中定义了三个变量x，y和z，其中x和z是int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x、y和z的值分别是：
   A. x=0000007FH , y=FFF9H , z=00000076H
   B. x=0000007FH , y=FFF9H , z=FFFF0076H
   C. x=0000007FH , y=FFF7H , z=FFFF0076H
   D. x=0000007FH , y=FFF7H , z=00000076H

答案解析：D ，计算机中数据以补码形势存储，int型数据是32位，short型数据是16位。

3. 假定编译器规定int和short类型长度分别为32位和16位，执行下列C语言语句： unsigned short x=65530;
   unsigned int y=x;
   得到y的机器数为：
   A. 0000 7FFAH B. 0000 FFFAH
   C. FFFF 7FFAH D. FFFF FFFAH

答案解析：B，unsigned说明x，y均为无符号数，x是FFFAH，为正数，故扩展到32位补0.

4. float类型（即IEEE 754单精度浮点数格式）能表示的最大正整数是：
   A. $2^{126}-2^{103}$2126−2103 B. $2^{127}-2^{104}$2127−2104
   C. $2^{127}-2^{103}$2127−2103 D. $2^{128}-2^{104}$2128−2104

答案解析：D，浮点数真值：$(-1)^s \times (1.M) \times 2^{E-127}$(−1)s×(1.M)×2E−127，其中E的最大值为>254，M最大值为$1-2^{-23}$1−2−23，故float类型能表示的最大正整数为
$(1+1-2^{-23}) \times 2^{127} = 2^{128}-2^{104}$(1+1−2−23)×2127=2128−2104

5. 由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是:
   A．-126 B．-125
   C．-32 D．-3

答案解析：B，补码形式：10000011—>原码形式：11111101。

6. 下列有关浮点数加减运算的叙述中，正确的是
   Ⅰ. 对阶操作不会引起阶码上溢或下溢
   Ⅱ. 右规和尾数舍入都可能引起阶码上溢
   Ⅲ. 左规时可能引起阶码下溢
   Ⅳ. 尾数溢出时结果不一定溢出
   A．仅Ⅱ、Ⅲ B．仅Ⅰ、Ⅱ、Ⅳ
   C．仅Ⅰ、Ⅲ、Ⅳ D．Ⅰ、Ⅱ、Ⅲ、Ⅳ

答案解析：D

7. 

8. 假定用若干个2K×4位芯片组成一个8K×8位的存储器，则地址0B1FH所在芯片的最小地址是：
   A. 0000H B. 0600H
   C. 0700H D. 0800H

答案解析：D，共需要8个芯片，地址范围分别为：
0000H_07FFH,0800H0FFFH,1000H_17FFH,18FFH1FFFH,
2000H_27FFH,2800H2FFFH,3000H_37FFH,38FFH3FFFH。故地址0B1FH在第二个芯片，其起始地址为0800H。

9. 下列有关RAM和ROM的叙述中，正确的是
   I、 RAM是易失性存储器，ROM是非易失性存储器
   II、 RAM和ROM都是采用随机存取的方式进行信息访问
   III、RAM和ROM都可用作Cache
   IV、RAM和ROM都需要进行刷新
   A. 仅I和II B. 仅II和III
   C. 仅I,II，III D. 仅II，III，IV

答案解析：A

10. 某容量为256MB的存储器由若干4M×8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是
    A. 19 B. 22
    C. 30 D. 36

答案解析：A，4M×8位的存储芯片，需要地址引脚22根，数据引脚8根；DRAM地址引脚减半，故总引脚数为11+8=19根；若是SRAM芯片，则总引脚数目为30根。

11. 某存储器容量为64KB，按字节编址，地址4000H-5FFFH位ROM区，其余为RAM区，若用8K×4位的SRAM芯片设计，则需要该芯片的数量为
    A. 7 B. 8
    C.14 D.16

答案解析：C，存储器容量64KB，ROM区容量$2^{13}=8KB$213=8KB，剩余64-8=56KB，56KB=>56K×8位，故需要SRAM芯片7×2=14个。

12. 某计算机的Cache共有16块，采用2路组相连映射方式，每个主存块大小为32字节，按字节编址。主存号129号单元所在主存块应装入到cache的组号是
    A. 0 　 B. 2
    C. 4 D. 6

答案解析：C，Cache共16块，2路组相联，共8组，组号3位，块内地址5位，129的二进制为100 00001，Cache组号为100B=4。

13. 有如下C语言程序段：
    for (k=0; k<1000; k++)
    a[k]=a[k]+32;
    若数组a及变量k均为int型， int型占4B，数据Cache采用直接映射方式，数据区大小为1KB，块大小为16B，该程序段执行过程中访问数组a的Cache缺失率约为
    A. 1.25% B. 2.5 %
    C.12.5 % D. 25 %

答案解析：C，a[k]的访问步骤是：先访问cache，cache缺失，之后从主存中取出一个块调入cache，这个块中的后几个数据都是命中的，本题中一个数据占4B，一个块大小是16B，这说明一个块中有4个数据，关键是后面还有一次写，这说明一次循环要八次访问cache，其中只有第一次是缺失的，后面七次都是命中的，所以缺失率是12.5%。

14. 下列命令组合中，一次访存过程中，不可能发生的是
    A. TLB未命中，Cache未命中，Page未命中
    B. TLB未命中，Cache命中，Page命中
    C. TLB命中，Cache未命中，Page命中
    D. TLB命中，Cache命中，Page未命中

答案解析：D，Cache中的数据必须是主存中数据的子集。A数据在辅存中，B数据在Cache中，慢表命中，C数据在主存中，快表命中。

15. 设某存储器按字编址，相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节是相对位移量（用补码表示）。每当CPU从存储器取出一个字节时，即自动完成PC+1—>PC。设当前PC的内容为2003H，要求转移到200AH，则该转移指令第二个字节的内容应为
    A．05H B．06H C．07H

答案解析：A，当取出转移指令的两个字节后PC=2005H，第二个字节的内容为：0AH-05H=05H。

16. 设某存储器按字编址，相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节是相对位移量（用补码表示）。每当CPU从存储器取出一个字节时，即自动完成PC+1—>PC。若PC的内容为2008H，要求转移到2001H，则该转移指令第二个字节的内容应为
    A．0F7H B．0F8H C．0F9H

答案解析：A，当取出转移指令的两个字节后PC=200AH，第二个字节的内容为：01H-0AH=0F7H。

17. 假设变址寄存器R的内容为1000H，指令中的形式地址为2000H；地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，则变址寻址方式下访问到的操作数是
    A．1000H B．2000H
    C．3000H D．4000H

答案解析：D，

变址寻址方式下有效地址EA=®+A=1000H+2000H=3000H，操作数S=(3000H)=4000H。所谓寻址，指的是寻找操作数的地址或下一条将要执行的指令地址。每台计算机的指令系统都有自身的一套寻址方式，不同计算机的寻址方式的名称和含义也不同。变址寻址就是把变址寄存器的内容与指令中给出的形式地址A相加，形成操作数有效地址，即EA=(变址寄存器)+A。操作数S与地址码和变址寄存器的关系为S=((变址寄存器)+A)。

18. 某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条，二地址指令107条，每个地址字段为6位，则指令字长至少应该是
    A. 24条 B. 26条
    C. 28条 D. 32条

答案解析：A，三地址指令有29条，所以需要操作码5位，剩余32-29=3条，提供给二地址指令使用，而二地址比三地址指令多出6位，则可以表示3$\times 2^6$×26=192条>107条，所以至少需要$3\times 6+5=23$3×6+5=23条，而指令字长应为8的倍数，所以指令字长至少应该是24条。

19. 某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和6个微命令，则操作控制字段至少有
    A. 5位 B. 6位
    C. 15位 D. 33位

答案解析：C，字段直接编码就是把微命令多个段，段的数目等于互斥类的数目。因此这里分为5个段，每段里要留一个离散状态表示自己没命令。所以7个微命令对应3位，3个微命令对应2位，12个微命令对应4位，5个微命令对应3位，6个微命令对应3位，共15位。

20. 某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz，每个时钟周期传送两次数据（上升沿和下降沿各传送一次数据），该总线的最大数据传输率（总线带宽）是
    A．132MB/s B.264MB/s
    C. 528MB/s D.1056MB/s

答案解析：C，总线带宽Dr = 2D / T =2 D×f = 2×32bit×66M= 4224bit×106/s = 528MB/s。

21. 下列关于I/O接口的叙述，错误的是
    A. 状态端口和控制端口可以合用同一个寄存器
    B. I/O接口中CPU可访问的寄存器称为I/O端口
    C. 采用独立编址方式时，I/O端口地址和主存地址可能相同
    D. 采用统一编址方式时，CPU不能用访存指令访问I/O端口

答案解析：D

22. 假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600*1200，颜色深度为24位，帧频为85Hz，显示总带宽的50% 用来刷新屏幕，则需要的显存总带宽至少约为
    A 、245 Mbps B、979 Mbps
    C、1958 Mbps D、7834Mbps

答案解析：D，显存总带宽=1600×1200×24b×85Hz×2 = 7 833 600 000 bps≈7834Mbps。

标签：题目,复习,Cache,地址,指令,期末,答案,解析,字节
来源： https://blog.csdn.net/weixin_43790779/article/details/106950928

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。