标签:en 第一周 CC 数电 a1 a0 input sel assign
数电第一周总结
重点:Verilog建模方式
- 结构级建模: 需基于电路原理图
module mux(
input data0,
input data1,
input sel,
output out);
wire sel_n, and_out0, and_out1; //需要对所有线进行命名
not U1(sel_n, sel); //括号内变量的顺序为(输出量,输入量)
and U2(and_out0, sel_n, data0);
and U3(and_out1, sel, data1);
or U4(and_ou0, and_out1);
endmodule
- 数据流建模: 可以根据电路原理图或代数表达式等进行电路的设计
module decoder(
input a0,
input a1,
input en
output [3:0]y); //注意数组(?)的写法
assign y[0] = ~(~a1 & ~a0 & ~en); //assign后直接接代数表达式
assign y[1] = ~(~a1 & a0 & ~en);
assign y[2] = ~(a1 & ~a0 & ~en);
assign y[3] = ~(a1 & a0 & ~en);
endmodule
标签:en,第一周,CC,数电,a1,a0,input,sel,assign 来源: https://www.cnblogs.com/Qzzz/p/16644662.html
本站声明: 1. iCode9 技术分享网(下文简称本站)提供的所有内容,仅供技术学习、探讨和分享; 2. 关于本站的所有留言、评论、转载及引用,纯属内容发起人的个人观点,与本站观点和立场无关; 3. 关于本站的所有言论和文字,纯属内容发起人的个人观点,与本站观点和立场无关; 4. 本站文章均是网友提供,不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属;如您发现该文章侵犯了您的权益,可联系我们第一时间进行删除; 5. 本站为非盈利性的个人网站,所有内容不会用来进行牟利,也不会利用任何形式的广告来间接获益,纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。