DFT的全称是 Design For Test。
指的是在芯片原始设计中阶段即插入各种用于提高芯片可测试性（包括可控制性和可观测性）的硬件逻辑，通过这部分逻辑，生成测试向量，达到测试大规模芯片的目的。
Design--实现特定的辅助性设计，但要增加一定的硬件开销
For test--利用实现的辅助性设计，产生高效经济的结构测试向量在ATE上进行芯片测试。
一、DFT职位需要哪些知识？
在回答DFT岗位需要哪些知识之前，要先知道DFT的核心技术有哪些。
1、扫描路径设计(Scan Design)
提高可控性和可观测性，如下图所示:
图（a）是原始电路。通过在逻辑A和逻辑B之间插入一些额外的硬件电路，便可观测&控制逻辑A传递到逻辑B的值。
扫描路径法是一种针对时序电路芯片的DFT方案.其基本原理是时序电路可以模型化为一个组合电路网络和带触发器(Flip-Flop，简称FF)的时序电路网络的反馈。
Scan 包括两个步骤，scan replacement和scan stitching，目的是把一个不容易测试的时序电路变成容易测试的组合电路。
2、JTAG
JTAG(Joint Test Action Group，联合测试工作组)是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试.
JTAG的基本原理是在器件内部定义一个TAP（Test Access Port，测试访问口）通过专用的JTAG测试工具对内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试.
3、内建自测试(LBIST/MBIST)
内建自测试(BIST)设计技术通过在芯片的设计中加入一些额外的自测试电路，测试时只需要从外部施加必要的控制信号，通过运行内建的自测试硬件和软件，检查被测电路的缺陷或故障。和扫描设计不同的是，内建自测试的测试向量一般是内部生成的，而不是外部输入的。内建自测试可以简化测试步骤，而且无需昂贵的测试仪器和设备(如ATE设备)，但它增加了芯片设计的复杂性。
4、fuse 相关的硬件电路
5、测试向量的压缩以及解压缩结构
一个典型的线性解压缩结构如下图：
二、工作内容（流程）大概是怎样的？
DFT的工作流程相信不同的公司都不完全一样，主要看公司的流程以及芯片的规模。
大公司如英特尔、英伟达、AMD等DFT的架构基本成熟。DFT 相关的design 也比较solid, DFT的逻辑直接在各个function IP 例化即可。DFT的工作内容大致都流程化了，其余主要就是要对各种EDA工具比较熟悉，其他答主关于流程这一块说的比较详细了，在此不做赘述。
很多小公司小规模的芯片，测试比较简单，也不会有DFT这个职位，很多DFT的逻辑都是designer手动插入的。
3、职业发展路径和前景？
目前DFT的人才缺口还是很大的，有些HR急招DFT工程师（比如另一个回答里的老兄）。
我觉得DFT工程师比较少的原因也是大部分高校研究生阶段并没有DFT专门的课程或方向，所以大家对DFT了解不够深入，相比设计验证和测试来说，显得更小众一些。
另外DFT技术相对成熟，但是从大公司对测试的重视程度来看，测试方法也在不断进步。所以个人认为，真正摸到DFT天花板，也不是三五年就能完成的事。
所以，综合技术以及市场来看，对DFT的前景还是持乐观态度。尤其近期半导体行业利好不断，比如：集成电路科学与工程成为一级学科，十年免税政策鼓励28nm以下的晶圆企业。
相信DFT在未来会随着国产芯片共同成长，为中国芯保驾护航！
更多芯片设计以及DFT相关知识，欢迎关注我的专栏，一起学习进步！
数字芯片设计，你不得不知道的那些事zhuanlan.zhihu.com/c_1038016862520545280
另外推荐一本DFT相关书籍，京东正版：
DFT相关书籍-数字系统测试和可测试性设计
标签：芯片,DFT,岗位,测试,自测试,设计,JTAG 来源： https://www.cnblogs.com/amxiang/p/16541397.html
本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享； 2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关； 3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关； 4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除； 5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。