标签：FIQ 接口技术 IRQ Abort 处理器 异常 ARM 体系结构
ARM体系结构与接口技术——ARM异常处理
异常的概念
处理器在正常执行程序的过程中可能会遇到一些不正常的事件发生，这时处理器就要将当前的程序暂停下来，转而去处理这个异常的事件，异常事件处理完成之后再返回到被异常打断的点继续执行程序。
异常处理机制
不同的处理器对异常的处理的流程大体相似，但是不同的处理器在具体实现的机制上有所不同；
比如：
处理器遇到哪些事件认为是异常事件，
遇到异常事件之后处理器有哪些动作，
处理器如何跳转到异常处理程序，
如何处理异常，
处理完异常之后又如何返回到被打断的程序继续执行等，
这些细节的实现就是处理器的异常处理机制。
ARM异常源
导致异常产生的事件称为异常源。
ARM异常源有7类：
| FIQ | 快速中断请求引脚有效 |
| IRQ | 外部中断请求引脚有效 |
| Reset | 复位电平有效 |
| Software Interrupt | 执行swi指令 |
| Data Abort | 数据终止 |
| Prefetch Abort | 指令预取终止 |
| Undefined Instruction | 遇到不能处理的指令 |
异常模式
ARM的基本工作模式中有5个异属于异常模式：
| 异常源 | 异常模式 |
| FIQ | FIQ |
| IRQ | IRQ |
| Reset & Software Interrupt | SVC |
| Data Abort & Prefetch Abort | Abort |
| Undef Instruction | Undef |
ARM异常响应
1.拷贝CPSR中的内容到对应异常模式下的SPSR_<mode>。
2.修改CPSR的值：
2.1修改中断禁止位禁止相应的中断
2.2修改模式位进入相应的异常模式
2.3修改状态位进入ARM状态
3.保存返回地址到对应异常模式下的LR_<mode>。
4.设置PC为相应的异常向量（异常向量表对应的地址）。
异常向量表
- 异常向量表的本质是内存中的大一段代码
- 表中为每个异常源分配了四个字节的存储空间
- 遇到异常后处理器自动将PC修改为对应的地址
- 因为异常向量表空间有限，一般我们不会在这里写异常处理程序，而是在对应的位置写一条跳转指令使其跳转到指定的异常处理程序的入口
注：ARM的异常向量表的基地址默认在0x00地址，但是可以通过配置协处理器来修改其基地址。
异常返回
ARM异常返回的动作（自己编写）
- 将SPSR_<mode>的值复制给CPSR使处理器恢复之前的状态。
- 将LR_<mode>的值复制给PC，使程序跳转回被打断的地址继续执行。
异常优先级
多个异常同时产生时的服务顺序
Reset
Data Abort
FIQ
IRQ
Prefetch Abort
Software Interrupt
Undefined insturction
FIQ和IRQ
FIQ的响应速度比IRQ快，有以下3点原因。
- FIQ在异常向量表位于最末
- 所以可以直接把异常处理程序写在异常向量表之后，省去了跳转的过程。
- 而IRQ需要执行向量表对应的跳转指令之后，跳转到指定的中断处理程序。
- FIQ模式有5个私有寄存器(R8-R12）
- 执行中断处理程序前无需压栈保存寄存器，可直接处理中断。
- 而IRQ的R8-R12寄存器是与和其它模式共用的，在中断前需要保护现场，即把R8-R12的数据保存在栈中。
- FIQ的优先级高于IRQ
- 两个中断同时发生时先响应FIQ
- FIQ可以打断IRQ，单IRQ不能打断FIQ。
END
标签：FIQ,接口技术,IRQ,Abort,处理器,异常,ARM,体系结构 来源： https://www.cnblogs.com/zjccc/p/16149129.html
本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享； 2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关； 3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关； 4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除； 5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。