标签：DMA 23 中断 IP Register MM2S 寄存器 xilinx

　　本笔记不记录DMA的Scatter/Gather特性。DMA上有三种总线：AXI4-LIte（对寄存器进行配置），AXI4-Memory Map（用于与内存交互）和AXI4 Stream（用于与外设交互）。在寄存器模式下，寄存器分为两部分：MM2S和S2MM，每个部分包括Control Register, Status Register, Source Address, 和Transfer Length四个寄存器部分。

表：DMA在Direct Register模式下的Register Address Map

其中Soure Addresss和Destation Address指的是内存地址。

　　下图是控制寄存器MM2S_DMACR，bit0用来控制DMA的开启和关闭。

图：MM2S_DMACR

图：控制寄存器的bit0详细介绍

该控制寄存器的第12，13和14bit是有关中断设置的，分别是完成中断，延迟中断和错误中断。

表：控制寄存器有关中断的bit位

　　下一个比较重要的寄存为状态寄存器MM2S_DMASR，如下图所示。

图：DMA的状态寄存器(SR)

其中第12，13和14bit位表示中断的状态，写1可以清除中断。从表格可以看出，这三个寄存器分别与控制寄存器中的三个中断一一对应的。

表：DMA状态寄存器中用来表示中断状态的bit位

　　另外两个寄存器MM2S_SA和MM2S_LENGTH分别表示地址和长度，如下图所示。

 在DMA的IP设置时，会设置Width of Buffer Length Register(8-23)，默认的是14。这里设置的就是上面的MM2S_LENGTH Register，如果设置为23，那么最大传输就是2^23=8388608byte。

标签：DMA,23,中断,IP,Register,MM2S,寄存器,xilinx
来源： https://www.cnblogs.com/yiwenbo/p/10500060.html

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。