标签：引脚 基础 低电平 PL 寄存器 串行 74HC165 移位

       这里写到的74HC165是个并行输入串行输出的逻辑芯片，了解一款芯片都是从它的datasheet开始，下面以NXP公司74HC165为例进行介绍。

先看下该芯片datasheet的总体描述：

74HC165/74HCT165是一个8位串行或并行输入，串行输出的移位寄存器。具有一个串行输入（DS引脚），8个并行数据输入（D0到D7）和两个互补串行输出的功能。当PL引脚为低时，D0-D7端的数据进入移位寄存器。当PL引脚为高时，数据从DS引脚串行进入寄存器。当CE引脚为低时，使能时钟，数据在时钟CP上升时数据进行移位。当CE引脚为高时，失能时钟，时钟输入无效。

我们再结合芯片的功能框图来理解工作过程：

从上图可以看出，PL引脚控制并行数据的获取，低电平有效，数据进入8位移位寄存器，再由CP和CE两个引脚配合控制移位寄存器里的数据从Q7引脚串行输出。

再看看芯片真值表：

第一个红框是并行加载数据的，只要PL为低电平即可；

第二个蓝框是串行移位，此时要求PL为高电平，CE为低电平，Q0~Q6在CP每来一个上升沿时依次往Q7移位；

第三个紫框是保持当前状态输出。

从芯片的描述，我们可能还不是很清楚具体的工作原理以及过程，下面图文并茂为大家详细讲述下。

最后对如何驱动74HC165总结几个步骤：

1、引脚1（PL）为低电平，获取并行数据输入，数据移入移位寄存器；

2、将引脚1置为高电平，停止并行数据输入；

3、引脚15（OE）为低电平，使能时钟输入；

4、时钟CP每产生一个上升沿，移位寄存器中的数据从高位（Q6）到低位（Q0）依次移出到Q7。

标签：引脚,基础,低电平,PL,寄存器,串行,74HC165,移位
来源： https://blog.csdn.net/k1ang/article/details/87898554

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。