标签：case 10 触发器 概要 从亮 器件 存器 学习 Verilog

1. opencl基本介绍
2. opencl B站视频
3. 格雷码与二进制的关系
4. CPLD 与或阵列可编程 基于乘法器和加法器
5. wire 线网型变量定义后未使用，为高阻态Z；reg寄存器变量定义后未被使用为不定态X。
6. quartus产生的编程文件.sof 配置到SRAM，通过sof配置LE的逻辑；pof文件转换为.jic文件配置到flash中
7. 锁存器和触发器的异同。同：时序逻辑器件、存储电路；异：锁存器电平触发、触发器边沿触发
8. if-else与case语句的区别：if-else有优先级，是多路选择器；而case无优先级本质上是译码器。尽量用case语句。
9. Verilog与C中for：Verilog将相应的模块复制多块。for循环在generate endgenerate模块中使用较多。经常例化加法器、乘法器。
10. D触发器原理，建立时间、保存时间所存功能
11. 电路中器件门电路延迟时间因素–器件的工艺相关
12. 实验：按键1控制四个led 1s 由暗到亮，然后从亮到暗；按键2控制四个led 3s由暗到亮，然后从亮到暗。

标签：case,10,触发器,概要,从亮,器件,存器,学习,Verilog
来源： https://blog.csdn.net/xindongpai/article/details/122859155

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。