标签：计算机 Cache 总线 地址 寻址 指令 原理 组成 字节
计算机组成原理课程:
第1章 计算机系统概论
§1.1 计算机系统介绍
1.计算机硬件能直接执行 。p4
机器语言
§1.2 计算机的基本组成
2.典型的冯·诺依曼(von Neumann)结构。现代计算机结构。 P8存储器，运算器，控制器，输入设备，输出设备
以运算器为中心/ 以存储器为中心
3.现代计算机可以认为由三大部分组成。P9
cpu，I/O设备，主存储器
§1.3计算机硬件的主要技术指标P17
运算速度MIPS（百万条指令每秒），存储容量，机器字长，外存储器
Eg：MAR反映存储单元个数；MDR为存储字长；
1：MAR为16位 2^16=65536个存储单元=64k 2^10=1k
MDR为32位 故存储容量=2^16*32=2^21=2M位
2：1B=8b B：字节 b：比特
本章中的例题。
第3章 系统总线
§3.1 总线的基本概念
4.总线定义P41，
连接多个部件的信息传输线，是各个部件共享的传输介质
§3.2总线的分类 ：
总线如何分类?什么是系统总线？不同的总线结构对计算机的性能有什么影响?举例说明。
2.1分类：2.11.数据传送方式：并行传输总线和串行传输总线；
2.12.总线适用范围：计算机总线，测控总线，网络通信总线等；
2.13.连接部位不同：片内总线，系统总线，通信总线。
2.2系统总线：系统总线是指CPU、主存、I/O设备（通过I/O接口）各大部件之间的信息传输线。
2.3按照系统总线传输信息不同，可分为三类：数据总线、地址总线和控制总线。
2.3.1数据总线：数据总线是用来传输各功能部件之间的数据信息，他是双向传输总线，其位数与机器字长、存储字长有关，一般为8位、16位、32位。
2.3.2地址总线：地址总线主要用来支出数据总线上的源数据或目的数据在主存单元的地址。地址总线上的代码是用来指明CPU欲访问的存储单元或I/O端口的地址，有CPU输出，是单向的，地址线的尾数与存储单元的个数有关，如地址线有20根，则对应的存储单元为2^20.
2.3.3控制总线：控制总线是用来发出各种控制信号的传输线，使各部件能在不同时刻占有总线使用权，但对于控制总线来说，可认为是双向的。
计算机系统中的三总线P43 ： I/O总线 主存总线 DMA总线 数据，地址，控制
总线带宽定义P46 ：总线的数据传输速率，即单位时间内总线上传输数据的位数mbps兆字节
Eg：频率=33mhz 宽度为32位即4B 带宽=33*（32/8）=132
§3.3 总线特性及性能指标
5.显示卡专用的局部总线标准。P49 PCI/ AGP
§3.4 总线结构/§3.5总线控制
5.总线集中判优控制方式有P58~59
链式查询，计数器定时查询，独立请求方式
总线通信控制方式。P59~65
同步通信，异步通信，半同步通信，分离式通信
6.P61~64 例3.1~ 3.4
3.1同步通信：eg1：时钟频率100MHz 总线传输周期为4个时钟周期 宽度32位 求传输率，若提高一倍 采取措施？
解：1/100MHz=0.01us 4B/(0.04us)=100 MBps 1,宽度变为64位；2,时钟频率变为200MHz
异步通信：eg2：每秒120个数据帧； 1个起始位 7个数据位 1个奇校验位 1个终止位 计算波特率
解：波特率=（1+7+1+1）120=1200 bps=1200波特
Eg3：95H（16）=10010101（2） 由低到高 10101001 偶校验位为0 0始1终
Eg4：1个起始位 8个数据位 1个奇校验位 1个终止位 波特率为1200bps 求比特率
因为有效数据位为8 1+8+1+1=11 比特率为 1200（8/11）=872.72
本章中的例题。
第4章 存储器
§4.2 主存储器
7.寻址的范围。P73
寻址范围准确的说法应该是"64K"，而不是"64KB"
1.计算机字长为32位，存储器的容量为1MB，如果按字节、字，寻址范围各是多少？
1MB = 8Mbit
按字节寻址：8Mbit/8bit = 1M
按字寻址：8Mbit/32bit = 256K
2.假设CPU有20根地址线和32根数据线，如果按字节、字，寻址范围各是多少？
按字节寻址本身和数据线没有任何关系（按字寻址才考虑数据线判断字长）
32根数据线可以看成存储字长为32位，一个字就有4个字节
按字节寻址：20根地址线寻址范围是220=1MB
按字寻址：拿出两根来作为字内寻址，所以寻址范围：218=256K
存取周期定义P74
存储器进行连续两次独立的存储器操作所需最小时间
8.需要定时刷新的存储芯片。P86 DRMA
什么叫刷新？为什么要刷新？说明刷新有几种方法。
答：刷新 —— 对 DRAM 定期进行的全部重写过程；
刷新原因 —— 因电容泄漏而引起的 DRAM 所存信息的衰减需要及时补充，因此安排了定期刷新操作；常用的刷新方法有三种 —— 集中式、分散式、异步式。
集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新； 分散式：在每个读 / 写周期之后插入一个刷新周期，无 CPU 访存死时间； 异步式：是集中式和分散式的折衷
10.芯片的存储容量与地址线和数据线数目的关系。P91
11.教材上介绍的提高存储速度的措施P103~109
单体多字系统 多体并行系统 高性能存储芯片
12.汉明码校验P100~103，
§4.3高速缓存存储器
Cache平均访问时间公式(p111) 例4.1 ~ 4.11 平均访存时间 ＝ 命中时间＋失效率×失效开销
13.Cache的基本结构p112
Cache通常由相联存储器实现 全相联Cache 直接映像Cache 组相联Cache ？？？
- 写直达法/写回法P113
写直达法：在执行“写”操作时，不仅把数据写入Cache中相应的块，而且也写入下一级存储器。
写回法：只把数据写入Cache中相应的块，不写入下一级存储器。这些最新数据只有在相应的块被替换时，才会被写回下一级存储器。 Cache改进措施p114 （单一缓存到二级缓存）增加级数 统一到分立
15.主存到Cache的地址映射方式P117~120 直接映射 全相联映射 组相联映射
§4.4 辅助存储器
磁表面存储器的主要技术指标P124
道密度 位密度 存储容量 平均寻址时间 数据传输率 误码率
本章中的例题。第5章 输入输出系统
17.I/O设备的大致分类P166~167
人-机交互设备（键盘 鼠标 手写板 扫描仪 摄像机 语音识别；打印机显示器绘图仪 语音合成器） 计算机信息存储设备（磁盘 光盘 磁带） 机-机通信设备（电话线）
18.简述接口的功能有哪些？P188
选址功能 传送命令功能 传输数据功能 反映I/O设备工作状态功能
§5.4 程序中断方式
19.接口定义P186
两个系统或者两个部件之间的交接部分
中断定义P194
程序执行过程中，出现异常或特殊请求，计算机停止现行程序的运行转向处理，处理结束后返回现行程序间断出，继续执行
20.一般中断服务程序的流程。P199
保护现场，中断服务，恢复现场，中断返回
21.中断系统中关中断的作用P199
保护一些不能中途停止执行的程序而设计的，在每个时钟周期内，CPU只能执行一条指令
11.实现多级中断，保存现场信息最有效的办法。P200
§5.6 DMA方式
22.通常DMA与主存交换数据时采用的几种方法p202~203
停止cpu访问内存 周期挪用 DMA与CPU交替访问
23.教材上介绍的数据校验方法有。
奇偶校验，crc校验
24.数值型编码和非数值型数据机内编码。P213~215
Char -128~127
Int -128~127
Float -127~128
第6章 计算机的计算方法
§6.1无符号数和有符号数
25.P225表6.1
无符号数范围 0-65535 有符号数 -32768-32767 （-2^16 ）
无语考范围绝了我服了真的
§6.2 数的定点表示和浮点表示
26.浮点数的机器表示中隐含的是基数。P229
27.当定点运算发生溢出时，应报错并处理 。
§6.3 定点运算
28.算术移位与逻辑移位的区别。P236
逻辑移位不考虑符号位，左移和右移都只补零；
算术移位考虑符号位，左移补零，右移补符号位
§6.4 浮点四则运算
29.浮点加减运算有哪些步骤？P270~273
1 对阶 2 尾数求和 3规格化 4舍入 5溢出判断
30.大端模式/小端模式地址存放的数据字节顺序。P306
字节小端存储模式，低地址字节存储在前，高地址字节存储在后。字节大端存储模式相反，高地址字节存储在前，低地址字节存储在后。
- IEEE754标准的浮点数机器表示中，阶码、基数、尾数的相关规定。P233
本章中的例题。
第7章 指令系统
§7.1 机器指令
指令格式 一条指令就是机器语言的一个语句，它是一组有意义的二进制代码。
一条指令通常要包括操作码字段和地址码字段两部分：
§7.2 操作数类型(P304~305) 地址 数字 字符 逻辑数据
和操作类型(P306~309) 数据传送 算术逻辑操作 移位 转移（无条件有条件转移 调用 返回 trap 输入输出）
§7.3 寻址方式
33.寄存器间接寻址方式中，操作数的存放位置。 P310 主存
34.指令系统中采用不同寻址方式的目的
扩大寻址空间并提高编程灵活性
寻址方式定义p310
就是如何找到存放操作数的地址，把操作数提取出来的方法
基址寻址与变址寻址的区别。p315~316
最大的区别在于 基址寻址中隐含的寄存器是寻址过程中的“基地址” ， 变址寻址中隐含的寄存器的地址则是寻址过程中的“偏移量”。
本章中的例题。
第8章 CPU的结构和功能
§8.1 CPU的结构 §8.2指令周期
36.指令周期P342
取出并完成一条指令所需时间
§8.3 指令流水
指令流水原理P346
为提高处理器执行指令的效率，把一条指令的操作分成多个细小的步骤，每个步骤由专门的电路完成。.
影响流水线性能的因素P348
结构相关(冒险)、数据相关(冒险)、控制相关(冒险)产生的原因，及其解决的主要办法。
结构相关产生的原因是(硬件)资源不足导致流水线的不同操作争用同一个部件，解决办法是分设指令Cache和数据Cache。
数据相关有三种情况：原来是读后写变成写后读、原来是写后读变成读后写、写后写顺序颠倒。解决办法是：旁路技术(操作数前推)和乱序执行技术。
控制相关就是前面取指令和指令译码作废，得重新取指令和指令译码，导致流水线断流，它由分支转移指令引起，解决办法是分支预测技术。
流水线的性能指标：P353
吞吐率：加速比：效率：定义及计算公式。
超标量技术 超流水线技术 超长指令字技术P356
§8.4 中断系统
37.在中断周期内，中断隐指令完成的操作有P363~364：保护程序断点 寻找中断服务程序入口地址
38.关中断
中断屏蔽技术，
中断的响应优先级与处理优先级的概念。
本章中的例题。
第9章 控制单元的功能
§9.1 微操作命令的分析 §9.2控制单元的功能
39.CU的几种控制方式。P387~389 同步控制方式 异步控制方式 联合控制方式 人工控制方式
标签：计算机,Cache,总线,地址,寻址,指令,原理,组成,字节 来源： https://www.cnblogs.com/xia19/p/15846808.html
本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享； 2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关； 3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关； 4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除； 5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。