标签：8750 EP PCIE p2p port9 数据包 链接 P2P

系统大致结构如下（省略了不相干部分）

相关的管脚链接如下

系统的拓扑结构如下， port9, port9对应的EP是要测试P2P的路径。

现象： host 访问EP都是可以的。 

 port8 链接的EP与PORT9链接的EP 之间 P2P 不通

BAR空间配置看上去都对，两个EP互发的读写请求地址也对，但就是对方收不到。

EP 是用FPGA的PCIE XDMA实现， ila可以抓到EP1发出的读请求，地址和数据正确。 协议分析仪抓到EP2侧接收的读请求数据包的地址长度全0 ， 感觉是数据包经过switch后，内容变了？

SWITCH 外部没有EEPROM配置， 都是默认值

请教各位，可能时什么原因？

标签：8750,EP,PCIE,p2p,port9,数据包,链接,P2P
来源： https://blog.csdn.net/qq_34001008/article/details/122806533

本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享；
2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关；
3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关；
4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除；
5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。