标签：JESD RXCORE 接口 SPI FBCORE JESD204 JESD204B 调试
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档
JESD204接口调试总结——JESD204B调试步骤最后归纳
调试JESD接口的步骤：
首先验证SPI接口是正确的
对于transceiver器件而言，很多都是通过SPI配置。在SPI配置生效前，一般有一个 复位的管脚，注意这个复位的管脚需要置成正确的电平，使得transceiver器件能够正常工作。
然后就是验证SPI的读写是否正常。数据手册上面一般会有寄存器的介绍，有些寄存器是可读可写的，通过对几个寄存器进行读写验证，没有问题的话，则SPI接口没有问题。
注意:有些器件的SPI接口在一开始的时候就要求配置是3-wire SPI还是4-wire SPI，这个寄存器务必要最先配置，使得与本地接口一致。
编写代码，并仿真完成
把RXCORE、TXCORE、FBCORE、PHY等IP核连接起来。（仔细研究RXCORE、TXCORE的example，就可以把这三个ip核连接起来）。
注意，最好把环回的接口，axi配置接口全部留出来，后面方便上板调试进行参数动态配置
连接起来后，主要是要进行功能仿真，仿真出来再进行板上调试。仿真的时候顶层tb文件可以模拟发送数据，发送数据串化后通过发送sedes口连接到接收serdes口，看接收的数据与发射的数据是否一致
上板调试
1、首先进行FPGA自我验证
FPGA配置成环回模式，RXCORE、TXCORE、FBCORE(如有)的JESD参数F、K通过AXI动态配置为一致，RX CORE 的SYNCOUT连接到TX CORE的 SYNCIN，同时TXCORE发送FPGA生成的DDS数据。如果自我能够建链，且RXCORE能够正确收到TXCORE发过来的DDS数据，则表示FPGA的JESD部分问题不大。
2、FPGA 的JESD准备就绪后，准备与外部transceiver连接调试，确保外部transceiver的配置参数与FPGA的JESD CORE是完全一致的，SYSREF的周期必须是多帧的整数倍，可以更慢不能更快。
3、如果能够建链成功，那工作基本完成了90%，剩下的mapping/demapping 如果有问题需要注意字节倒置、bit大小端、IQ顺序等问题，基本就是工作量的问题了，不存在磨很久都调不通的问题了。
常用排查手段
（1）旁路SYNC信号，看能否持续收到BC码，以此证明链路硬件无问题
(2) 如果是接收不能同步，将RXCORE FBCORE接收到配置信息通过AXI接口读出来，可以发现可能是配置不匹配或者lane没匹配好。（例如lane1-2是接RXCORE，lane3-4是接FBCORE,结果LANE1-3接的RXCORE，lane2-4接的FBCORE，当RXCORE和FBCORE的参数不相同时，很可能出现SYNC不停的翻转的情况）
（3）sysref周期数重新检查、两端F、K的参数重新检查
总之
调试JESD就是要细心，先仿真再上板，上板对着数据手册把core中AXI接口能获取的信息都获取出来，这样错误就能一步一步现形。没有耐心，想一步到位，很可能花更多时间，还越来越烦躁。
标签：JESD,RXCORE,接口,SPI,FBCORE,JESD204,JESD204B,调试 来源： https://blog.csdn.net/gzy0506/article/details/122785141
本站声明： 1. iCode9 技术分享网（下文简称本站）提供的所有内容，仅供技术学习、探讨和分享； 2. 关于本站的所有留言、评论、转载及引用，纯属内容发起人的个人观点，与本站观点和立场无关； 3. 关于本站的所有言论和文字，纯属内容发起人的个人观点，与本站观点和立场无关； 4. 本站文章均是网友提供，不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属；如您发现该文章侵犯了您的权益，可联系我们第一时间进行删除； 5. 本站为非盈利性的个人网站，所有内容不会用来进行牟利，也不会利用任何形式的广告来间接获益，纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。