ICode9

精准搜索请尝试: 精确搜索
首页 > 其他分享> 文章详细

存储介质的访问读写性能概述

2022-01-28 12:03:43  阅读:169  来源: 互联网

标签:连写 连读 字节 MB 读写 存储介质 概述 大概 延迟


读写访问  

  L1CACHE:连读大概1700GB/S;连写大概870GB/S;(latency)大概1.1ns

  L2CACHE:连读大概500GB/S;连写大概270GB/S;(latency)大概3.4ns

  L3CACHE:连读大概200GB/S;连写大概150GB/S;(latency)大概15.8ns

  DDR4:连读大概60GB/S;连写大概48GB/S;(latency)大概67.8ns

  nvme(Non Volatile Memory Express) ssd(M.2 NVMe协议):连读大概2000MB/S;连写大概1700MB/S;

  sata ssd(M.2 SATA通道):连读大概450MB/S;连写大概400MB/S;

  普通ssd:连读大概220MB/S;连写大概80MB/S(和机械的性能差不多);随机读大概5.3MB/S(数据块512字节),24.7MB/S(数据块4k字节);随机写大概10.2MB/S(数据块512字节),68.9MB/S(数据块4k字节);

  机械硬盘:连读大概100~150MB/S;连写大概80MB/S;随机读大概0.04MB/S(数据块512字节),0.3MB/S(数据块4k字节);随机写大概0.08MB/S(数据块512字节),0.6MB/S(数据块4k字节);

 

寻址:

  DDR4:6ns左右(1ms=1000000ns)

  机械硬盘:1s/7200(转)=0.14ms

  SSD:0.1ms

 

详情如下图:

            

 

 

说明:

  内存的延迟时间(也就是所谓的潜伏期,从FSB到DRAM)等于下列时间的综合:FSB同主板芯片组之间的延迟时间(±1个时钟周期),芯片组同DRAM之间的延迟时间(±1个时钟周期),RAS到CAS延迟时间:RAS(2-3个时钟周期,用于决定正确的行地址),CAS延迟时间 (2-3时钟周期,用于决定正确的列地址),另外还需要1个时钟周期来传送数据,数据从DRAM输出缓存通过芯片组到CPU的延迟时间(±2个时钟周期)。一般的说明内存延迟涉及四个参数CAS(Column Address Strobe 行地址控制器)延迟,RAS(Row Address Strobe列地址控制器)-to-CAS延迟,RAS Precharge(RAS预冲电压)延迟,Act-to-Precharge(相对于时钟下沿的数据读取时间)延迟。其中CAS延迟比较重要,它反映了内存从接受指令到完成传输结果的过程中的延迟。大家平时见到的数据3—3—3—6中,第一参数就是CAS延迟(CL=3)。当然,延迟越小速度越快。

 

标签:连写,连读,字节,MB,读写,存储介质,概述,大概,延迟
来源: https://www.cnblogs.com/sfzlstudy/p/15852383.html

本站声明: 1. iCode9 技术分享网(下文简称本站)提供的所有内容,仅供技术学习、探讨和分享;
2. 关于本站的所有留言、评论、转载及引用,纯属内容发起人的个人观点,与本站观点和立场无关;
3. 关于本站的所有言论和文字,纯属内容发起人的个人观点,与本站观点和立场无关;
4. 本站文章均是网友提供,不完全保证技术分享内容的完整性、准确性、时效性、风险性和版权归属;如您发现该文章侵犯了您的权益,可联系我们第一时间进行删除;
5. 本站为非盈利性的个人网站,所有内容不会用来进行牟利,也不会利用任何形式的广告来间接获益,纯粹是为了广大技术爱好者提供技术内容和技术思想的分享性交流网站。

专注分享技术,共同学习,共同进步。侵权联系[81616952@qq.com]

Copyright (C)ICode9.com, All Rights Reserved.

ICode9版权所有